实例案例— 计数器

实例二 计数器(基于Robei的实验案例）

2.2.1. 本章导读

计数器在数字逻辑设计中的应用十分广泛，可以对时钟信号进行计数，分频和产生序列信号，也可以用在计时器和串并转换等电路。这次我们就来学习一下如何用Robei和Verilog语言来设计一个4比特计数器。
设计要求
计数器对每个时钟脉冲进行计数，并将数值输出出来。现在我们来设计一个4比特的计数器，其范围在0～F之间，也就是计数到最大值16。设计波形要求如图2-2-1所示：

2.2.2. 设计流程

1. 模型设计
（1）新建一个模型。点击工具栏上的图标，或者点击菜单“File”然后在下拉菜单中选择“New”，会有一个对话框弹出来（如图2-2-2所示）。在弹出的对话框中设置你所设计的模型。

参数填写完成后点击“OK”按钮，Robei就会生成一个新的模块，名字就是counter&#