chaihanlin的博客

IIC模拟IO实现QN8027接口代码C语言实现

SD卡学习路径

VHF频段(64 MHz - 108 MHz)用于接收广播调频信号，并提供了一个扩展的输入范围以支持日本和东欧的调频接收。LNA的天线接口可以是平衡的，也可以是不平衡的。LNA有一个75Ω的输入电阻

MSI共七个寄存器目录Register 0Register 1Register 2Register 3Register 5Register 6Register 00x0434200100 0011 0100 0010 0000低功耗模式选择正常。晶振选择24M。带宽选择200K。选择0中频模式。RF频综使能。VHF模式Register 10x00c0A11100 0000 1010 0001DC校准模式选择periodic3 。LNA衰减不使能。IQmix

该采用Wishbone总线接口接口寄存器

本文默认读者了解I2C通信时序图I2C接口定义了3种传输速率:—Normal: 100Kbps—Fast: 400Kbps—High speed: 3.5MbpsPrescale 预分频时钟输入为 clk =32MHz期望SCL = 100Kpre = 32/(5*100) KHz -1 = 63 = 0x3F复位值 0xFFFFControl 控制寄存器 CTR位7 置1使能I2C6 置1使能中断5:0 Reserved只有当’ EN ‘位被设置时，核心才会响应新命令。

QN8027是一款高性能、低功耗、功能齐全的单芯片立体声调频发射机QN8027以50/100/200 kHz的步长覆盖从76 MHz到108 MHz的频率

参考资料《ARM Cortex-M0权威指南》SysTick为24位的定时器,并且向下计数。定时器的计数减至0后,就会重新装载一个可编程的数值,并且同时产生SysTick异常(异常编号为15)只要不把它在 SysTick控制及状态寄存器中的使能位清除，就永不停息。SysTick由四个寄存器控制校准寄存器在cmsdk_mcu_stclkctrl.v中即CM0内核中有如下定义再来看看顶层可以看到输入的时钟为FCLK自由运行时钟SKEW 没有用到 这与MCU的设计有关本次设计我们将系统时

TD ADC测试通道引脚0N111M102L103P114M125N126P127R16本次仅测试CH1通道（因为找不到0的管脚）使用ChipWatcherTD的和Quartus的差不了太多是波形显示，只能按进制显示将ad的引脚接到3.3V电压上我们可以观察到dout的

Flash烧录算法定义了擦除和烧写闪存设备的函数在选择Flash时我们可以看到如下的设备选择了器件后如（ST）后还能看到片内flash那么如何去编写一个新的flash算法设置的步骤大致分为4点1.修改FlashPrg文件中的编程算法。2.修改FlashDev文件中的设备参数。3.使用Build 生成新的Flash编程算法。4.将输出文件（例如MyDevice.FLM）添加到DFP中。以下为初始配置打开MDK/ARM/Flash找到Template文件夹复制到另外的空间并添加Flas

处理器模式包括Thread mode模式用于执行应用软件。当复位结束时，处理器进入线程模式。Handler mode异常处理模式。处理器在完成所有异常处理后返回到Thread模式。Stack处理器使用完整的降序堆栈。这意味着堆栈指针指示堆栈内存中最后一个堆叠项。当处理器将一个新项压入堆栈时，它会减少堆栈指针，然后将该项写入新的内存位置。处理器实现了两个栈，主栈和进程栈，它们有独立的栈指针副本Core registersARM 处理器核心寄存器摘要Memory model介绍Cortex-

APB定时器cmsdk_apb_timer.v是一个32位的下行计数器，具有以下特性:当计数器达到0时，你可以生成一个中断请求信号TIMERINT。中断请求被保持，直到它被写入INTCLEAR寄存器。你可以使用外部输入信号的0到1转换，EXTIN，作为定时器启用如果APB定时器计数达到0，同时软件清除之前的一个中断状态，则中断状态设置为1外部时钟EXTIN必须慢于外部时钟的一半，因为它由双触发器采样，然后在外部输入作为时钟时通过边缘检测逻辑。参见4-6页的程序员模型。一个单独的时钟引脚，PCLK