8选1多路选择器 Verilog语言 这是一个十分简便的代码 module mux81s ( input [2:0] s, input [7:0] a, output y ); assign y = a[s]; endmodule