欢迎关注我的微信公众号:射频工程师的日常,每天给你分享技术干货
这个问题呢在面试时候被问过一次,所以有了今天的选题,希望大家以后如果被提问,都能从容面对。
还记得去年视频面试上海的一家外资公司,觉得外企稳定,福利待遇方面都还行,于是就有了接下来的面试经历。
面试总共分2轮(也可能会3轮),第一轮HR面,都是一些基础问题,为什么考虑新的机会(每家必问),现有薪资以及跳槽涨幅,为什么换城市等等;第二轮技术面,两个面试官看上去50岁左右,给人的感觉经验非常丰富,在公司内应该属于专家级别了。面试开始首先自我介绍了一下以前的项目经验,顺便也吹嘘了一下擅长什么;接下来就是提问环节(可以自由发挥了),可能这家公司的产品DCDC用的比较多,正好我简历里也介绍了这部分项目经历,所以问题围绕DCDC展开,先问了一下Buck电路的原理,这个我早有准备,没有悬念轻松拿下,然后又问我Buck电路的损耗,其实这个问题我是没有考虑过的,想了想Buck的效率通常在85%以上,我只知道导通时MOS管有个Rdson,阻值几十毫欧,于是就说了这个,我自己都感觉太小,这才多大的损耗啊!当时就感觉要挂!可惜了我前面1个小时的努力,哈哈。果不其然,等了几天没有下文,可能也与我一直从事射频工作有直接联系,不过我也不可能去追问HR,找工作本来就是双向协商的,你给我offer,我还不一定去呢。
其实对于这个问题,正常情况下80%的人不会去想DCDC的损耗在哪里,工程上项目时间紧,如果FAE推荐的电路不出问题,基本就会PASS这部分,去查看其他风险点,所以一些细节是考虑不到的。面试过后我也问了我前同事,他做过一段时间的电源,和我想的一样,平时主要关心电源的EMI指标和效率问题,损耗第一个是在MOS管选型时候用到,就是Rdson,第二个是电感电容选型的ESR损耗。
其实仔细思考下还是很容易得出正确答案的,之前为什么没答出来,我也总结了一下:面试的时候需要快速给出正确答案,这对候选人的考验相当大,需要平时大量的案例积累,如果没有这方面的知识储备,面试过程节奏快、时间紧,相对企业而言候选人也比较弱势,心理压力大无法正常思考的,所以答错很正常!
言归正传,Buck电路的损耗有哪些?
如下图所示,非同步Buck电路由MOS管、电感、续流二极管以及芯片内部逻辑电路组成。
理想情况下,我们在聊电路原理以及EMI等问题的时候,不会去考虑MOS管死区时间、开关速度,电感交直流阻抗,电容ESR/ESL,二极管的开关导通损耗以及Buck芯片的耗电,但这就是损耗的主要来源,此处由于开源电源的低频特性忽略PCB板的寄生参数。
查阅资料发现已经有很多博主定量估算过DCDC所有的损耗,是一种工程近似的方法。不过像这种面试的场景,时间宝贵,只需要定性分析,共3种情况:
1.导通时,损耗主要由MOS管Q、L和C产生,MOS管导通电阻Rdson与L、C的交直流阻抗(jwL+1/jwc+DCR)损耗之和。
2.截止时,损耗主要由二极管D、L和C产生,二极管的压降(ΔU*I)与L、C的交直流阻抗损耗之和。
3.开关瞬间,如下图所示,Ton时主要由MOS管开通损耗与二极管的关断损耗之和;Toff时,主要是MOS管关断损耗(波形与MOS管打开时相反)。