author: hjjdebug
date: 2024年 10月 12日 星期六 13:24:55 CST
pds 开发流程(pango design suite)使用方法
基于 Pango Design Suite(PDS) 的FPGA开发流程
盘古设计开发包, 是一个集成开发环境, 就是说把很多功能就集中在了一起的意思.
我们这里使用 verilog 硬件描述语言来编程
甲:. 创建RTL 工程
-
双击 pds 图标启动 pds 软件.
-
点击 File->New Project
-
弹出一个 PDS 的工程向导,点击 Next 按钮。
-
在弹出的对话框中输入工程名和工程存放的目录,
这里取一个 led_test 的工程名,点击 Next
注: 建议取消 create_project_subdirectory 选择项 -
在下面的对话框中默认选择 RTL Project(参考注释),
单击 NextRTL: register transfer level, 寄存器传输级工程.
寄存器是硬件的基础单元, 越基础,意味着越灵活. -
进入 Add Design Source Files 界面,这里先不添加任何设计文件。点击 Next;
-
这里问是否添加已有的 IP,保持默认不添加,单击 Next;
注: IP 是intellectual property, 知识产权的意思. 可以是一些加密的库文件。
-
提示是否添加已有的约束文件,这里约束文件我们也没有设计好,也不添加。点击Next
-
在接下来的对话框选择所用的 FPGA 器件, 你的开发版是什么,就选择什么.
通过各个框的筛选,最后选择一种型号,例如选择PG2L100H-6FBG484
10.给出一个总览图, 再次确认一下板子型号有没有选对, 没有问题再点击“Finish”完成工程创建。
注: 创建完工程后, 板子型号也可以更改,
在Navigator 面板中, Sources 标签下, 点击 FPGA器件型号,右击弹出菜单,点击Project Setting 弹出型号选择对话框,
source 文件, 约束文件, I