lemonHe的博客

目前电路中数字视频使用Camera Link接口传输，之前的方案是FPGA输出并行数据信号+同步控制信号，再由串化芯片DS90CR287进行并转串处理，处理完通过Camera Link接口输出，采集卡上使用DS90CR288进行并转串处理，这种方式占用FPGA管脚资源多。当传输24bit RGB信号时，需要使用24(信号)+4(同步控制)+1(时钟)=29个管脚，而使用lvds传输，使用altlv

参考1：Cyclone IV Device Handbook参考2：http://wenku.baidu.com/link?url=5CxhPRr58LRBlj_cYCsm3pzS6DzUBcw1Pm_EgR8NEbpHVhGK5k4a1BcNBdNmDarxjx7KImN7wmBfZWubIfuKKJ0RO9G9dWcbUq73LKOgbsC  LVDS信号的电压摆幅只有350M

我的开发环境：quartus13.1  altlvds_tx/ altlvds_rx核实际上是个并串/串并转换器，在使用altlvds_tx/ altlvds_rx核时，一定要先在quartus ii中新建工程，编译并分配管脚，看编译能否通过，如果通过了再投板，否则可能要更改电路设计了。我在电路中使用lvds接口发送数据，以前的设计中使用的是DS90CR287完成数据串化，对于base

我的开发环境：quartus13.1 lvds连载4博文中，使用的是lvds核调用PLL的方式，这样一组lvds发送端口需要一个PLL，比较浪费资源。其实在使用ALTLVDS核时，还可以使用External PLL（外部pll），使用外部pll，不仅可以节省一个PLL，还可以减少逻辑资源的使用。下面来说说调用ALTLVDS_TX核时，怎么使用外部PLL。与转载4相同，还是5个通道，每个通道对应7个...

趁着周末，写上一篇lvds调试文章，接着之前写的lvds连载系列，说说近期调试中遇到的一些问题。电路板加工焊接回来后，先检查焊接、测试电源，FPGA程序下载及固化，各种调试。好了，进入正是，说说lvds调试。如下图，采用软硬结合板设计，左侧为FPGA主板部分，右侧主要是一些接口，包括Camlink、VGA，中间采用柔性电路板相连。 首先，按照连载3的程序调试lvds接口，使用ban