S5PV210的时钟系统

本文介绍了S5PV210的时钟系统,包括时钟的作用、获取方式以及与系统性能的关系。SoC采用内部晶振+PLL的方式产生高频时钟,分为MSYS、DSYS、PSYS三个时钟域,每个域有各自的高频和低频时钟。文章还提及了关键寄存器如xPLL_LOCK、CLK_SRCn和CLK_DIVn在时钟控制中的作用。
摘要由CSDN通过智能技术生成

1.6.1.SoC时钟系统简介
1.6.1.1、什么是时钟?SoC为什么需要时钟?
(1)时钟是同步工作系统的同步节拍。
(2)SoC内部有很多器件,譬如CPU、串口、DRAM控制器、GPIO等内部外设,这些东西要彼此协同工作,需要一个同步的时钟系统来指挥。这个就是我们SoC的时钟系统。
1.6.1.2、时钟一般如何获得
(1)SoC的时钟获得一般有:
* 外部直接输入时钟信号,SoC有个引脚用来输入外部时钟信号,用的很少。
* 外部晶振+内部时钟发生器产生时钟,大部分低频单片机都是这么工作的。
* 外部晶振+内部时钟发生器+内部PLL产生高频时钟+内部分频器分频得到各种频率的时钟,210属于这种。
(2)S5PV210属于第三种。为什么这么设计?
第一问:外什么不用外部高频晶振产生高频信号直接给CPU?
主要是因为芯片外部电路不适宜使用高频率,因为传导辐射比较难控制;高频率的晶振太贵了。
第二问:为什么要内部先高频然后再分频?
主要因为SoC内部有很多部件都需要时钟,而且各自需要的时钟频率不同,没法统一供应。因此设计思路是PLL后先得到一个最高的频率(1GHz、1.2GHz),然后各外设都有自己的分频器再来分频得到自己想要的频率。

1.6.1.3、时钟和系统性能的关系、超频、稳定性
(1)一般SoC时钟频率都是可以人为编程控制的,频率的高低对系统性能有很大影响。
(2)S5PV210建议工作频率800MHz~1.2GHz,一般我们都设置到1GHz主频。如果你设置到1.2GHz就叫超频。超频的时候系统性能会提升,但是发热也会增大,因此会影响系统稳定性。

<
  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值