时序分析的基本方法

时序分析的基本方法简介（一） 
                                ——共用时钟系统
1、时序分析涉及到的几个基本因素为：
时钟周期Tclk
数据的有效时间Taccess
传输线延时Tflight
数据的建立时间Tsetup
数据的保持时间Thold
时钟偏差Tskew
时钟抖动Tjitter
同步串扰延时Tcrosstalk
（如下图1所示：时钟信号由专门的时钟电路提供，然后分别为输出输入器件提供基准时钟）

通常在器件通信时，一个时钟周期内完成一次数据传送，时序要求的关键一点在任何情况下满足输入器件的建立时间和保持时间，这样才能保证数据可靠的传送。

2、基本分析方法
（1）数据传送过程（如下图2）：假设在t1时刻时钟的上升沿触发输出器件的输出电路开始输出数据，经过Taccess时间数据开始出现在数据总线上并稳定下来，然后再经过Tflight+/-Tskew+/-Tjitter+/-Tcrosstalk时间到达输入器件的管脚处，在t2时刻即下一个时钟上升沿时刻触发输入电路将数据总线上的数据采样到内部电路中，同时t2时刻又触发输出器件的输出电路开始下一次的数据传送，这样周而复始的完成数据的传送。
    （2）PCB走线长度要求计算
我们在PCB设计时一般需要两个参考值：走线的最大延时和最小延时，分析的时候考虑最坏的情况，各时间段均取极限值如下图3所示：
 从图中可得到2个等式：
Taccess_max+Tfight+/-Tskew+/-tjitter+/-Tcrosstalk+Tsetup=Tclk                 Taccess_min+Tfight+/-Tskew+/-tjitter+/-Tcrosstalk=Thold                        
可得到：Tsetup= Tclk-Taccess_max-Tfight+/-Tskew+/-tjitter+/-Tcrosstalk
任何时候都应满足输入器件的建立、保持时间，可得：
Tsetup>Tsetup_min
Thold>Thold_min
由上面几个公式综合可得PCB延时要求（也就是一般共用时钟系统的时序计算公式）：
Tflight_max<TCLK-TACCESS_MAX-TSKEW-TJITTER-TCROSSTALK-TSETUP_MIN
Tfight_min>Thold_min-Taccess_min+Tskew+Tjitter+Tcrosstalk

注：上述公式中几个参数可从器件手册中查到。