【转载】DDR3 Fly-by结构应用

最新推荐文章于 2024-07-06 15:29:59 发布
最新推荐文章于 2024-07-06 15:29:59 发布
阅读量7.3k 收藏 3
点赞数 1
分类专栏： DDR3

之前在面试某美资企业时，被问到DDR3 地址、命令总线为什么需要使用fly-by走线。一时语塞，忘了这部分的原理了。所以面完之后又在网上重新搜索了一下相关的知识，记录下来。以便于以后翻阅。

T型与Fly-by的应用

hierro_sic
关注
专栏目录
DDR3 FLY-BY 拓扑结构示例（allegro）.rar
09-02
一个完成的PCB板子，ALLEGRO文件，展示了DDR3的FLY-BY拓扑结构的实际应用
DDR3_fly-by拓扑设计
04-25
DDR3数据传输速率已经达到1600Mbps以上，设计采用fly-by拓扑结构，但是在使用的过程中我们需要注意一些问题，否则会带来严重的信号完整性和时序问题
DDR知识五：一文搞懂写入均衡（Write Leveling）原理
不定期发布一些CPU、DDR、NAND、PCIE等相关知识的学习和感悟。
01-31 3463
从DDR3开始，为了应对越来越高的速率和时序挑战，引入了Fly-By拓扑结构和Write Leveling技术，旨在解决DQS-DQS#和CK-CK#的边沿对齐问题，这极大地提升了DDR通信中的高速率和信号完整性问题。
FPGA-DDR总线电源硬件设计技巧-Fly-by走线阻抗
ltqdxl的博客
06-06 4780
DDR总线总电源的类型有好几种，但是很多时候在设计时都合并了。 1、电源DDR的分类A、 主电源VDD和VDDQ主电源的要求是VDDQ=VDD，VDDQ是给IO buffer供电的电源，VDD是给内核供电。但是一般的使用中都是把VDDQ和VDD合成一个电源使用。有的芯片还有专门的VDDL，是给DLL供电的，也和VDD使用同一电源即可。电源设计时，需要考虑电压、电流是否满足要求。电源的上电顺序和电源的上电时间，单调性等。电源电压的要求一般在±5%以内。电流需要根据使用的不同芯片，及芯片个数等进行计算。由于DD
DDR的拓扑与仿真
最新发布
吉孟雷的博客
07-06 1203
Fly-by只是daisy chain的stub为0的特殊情况，长线远端匹配daisy chain的仿真原理图如下图所示，信号源上升下降时间0.5ns，脉宽10ns，周期20ns，高电平1v，三段stub的传输时延设置为td，td的参数从0.05ns到0.2ns，步长0.05ns。长线源端匹配daisy chain的仿真原理图如下图所示，信号源上升下降时间0.5ns，脉宽10ns，周期20ns，高电平1v，三段stub的传输时延设置为td，td的参数从0.05ns到0.2ns，步长0.05ns。
Flyby和T型拓扑 区别 学习心得
热门推荐
helloasimo的博客
08-22 1万+
原文章：https://blog.csdn.net/edadoc2013/article/details/51581565#commentBox 心得： 1. Flyby优点： 数据组不需要和时钟信号绕等长，这样就可以节省较多的布线空间，同时也可以支持更高的信号速率； “数据组不需要和时钟信号绕等长”, 参考https://blog.csdn.net/helloasimo/arti...
DDR3 T型拓扑和Fly-by拓扑和Write leveling详解
Techwang的博客
02-23 1万+
DDR3 T型拓扑和Fly-by拓扑和Write leveling详解 当主控芯片外挂多个DDR3颗粒时，通常有两种布局方式T型和Fly-by，对比这两种布局的优劣之前我们先讲一下同步切换噪声。 同步切换噪声和地线反弹 由于器件内部的接地引脚与地平面之间存在引线电感(寄生电感)，所以理论上当每个信号翻转时(0→1或1→0)所带来的电流的变化都会通过器件的寄生电感影响到地线(信号的回路)。只是这个电流非常小，可以忽略。可是当这些信号累积起来后，如多个集成电路内部驱动器同时转换(切换)时就会在地线中产生较大的噪
关于Fly_by 拓扑结构 你要知道这些.pdf
09-17
关于Fly_by 拓扑结构 你要知道这些pdf,关于Fly_by 拓扑结构 你要知道这些
FLY-BY，你不可不知的两大布线细节
edadoc2013的博客
05-13 1万+
在前期的文章中提到了fly-by。看过文章的网友肯定还记得文中的一些观点,例如：不是所有的DDR都可以使用fly-by；为提高负载的信号质量，fly-by结构可以进行容性负载补偿…这期文章将讨论《FLY-BY，你不可不知的两大布线细节》
Allegro 8层DDR3 FLY-BY拓扑结构PCB.rar
05-27
"FLY-BY"拓扑结构是一种常见的DDR3内存接口布局方式，它有助于减小信号反射和串扰，提高信号质量。 在"Allegro 8层DDR3 FLY-BY拓扑结构PCB"的设计中，Allegro是一款由Cadence Design Systems公司开发的专业PCB设计...
altium ddr3设计学习DDR3选型datasheet手册DDR3-fly-by拓扑设计布线规则DDR等长走线等资料
04-22
在DDR3_fly-by拓扑设计.docx中，详细讲解了如何构建这种拓扑结构，包括控制器、DIMM插座和DDR3内存芯片之间的连接方式。 3. 布线规则：DDR3的布线规则至关重要，因为高速信号的布线直接影响到信号完整性和系统性能...
不是所有DDR3都可以用Fly by结构
04-25
pcb设计中，DDR3的拓扑结构应该考虑的。高速先生分享，如有侵权，请联系我删除。
DDRx技术介绍-Write-leveling、Fly-by拓扑、DBI功能与POD电平
12-29
Write leveling 功能和 Fly_by 拓扑密不可分。Fly_by 拓扑主要应用于时钟、地址、命令和控制信号， 该拓扑可以有效的减少 stub 的数量和他们的 长度，但是却会导致时钟和 Strobe 信号在每个芯片上 的飞行时间偏移,这使得控制器（FPGA 或者 CPU）很难保持 tDQSS、 tDSS 和 tDSH 这些参数满足时序 规格。因此 write leveling 应运而生，这也是为什么在 DDR3 里面使用 fly_by 结构后数据组可以不 用和时钟信号去绕等长的原因，数据信号组与组之间也不用去绕等 长，而在 DDR2 里面数据组还是需 要和时钟有较宽松的等长要求的。
RK3288-4片DDR4-顶底对贴-Fly-by拓扑结构
06-06
RK3288-4片DDR4-顶底对贴-Fly-by拓扑结构 allegro软件打开，6层板，包含原理图+PCB设计
DDR3 fly-by拓扑设计
Shannonhe的专栏
02-19 6178
随着数字存储设备数据传输速率越来越快，拓扑结构对于信号质量的影响越来越大，对于DDR3数据传输速率已经达到1600Mbps以上，设计采用fly-by拓扑结构，但是在使用的过程中我们需要注意一些问题，否则会带来严重的信号完整性和时序问题，导致设计跑不到想要的高速率。   Fly-by拓扑要求stub走线很短，当stub走线相对于信号边沿变化率很短时，stub支线和负载就可以看作电容，该电容的大小
转载：不是所有DDR3都可以用Fly by结构
helloasimo的博客
08-22 3543
来源：http://www.edadoc.com/cn/TechnicalArticle/Show.aspx?id=555 不是所有DDR3都可以用Fly by结构 来源：一博科技 时间：2014-12-22 类别：微信自媒体 作者：周伟 一博科技高速先生团队   本文由一博科技自媒体“看得懂的高速设计”出品      DDR设计序列文章 摘要： 大家都知道DDR3设计通常使用Fly by...
DDR的FLY-BY拓扑中容性负载补偿
fleieng的博客
04-21 1625
信号在传输线上传输遇到过孔、STUB、负载芯片等都会引入容性负载，会导致信号阻抗降低，引起反射。 过孔容性的优化，可以对过孔进行背钻，减小非功能焊盘，增大反焊盘距离，添加回流过孔处理。STUB线 过孔的STUB进行背钻，传输线预留的STUB线可以通过软件来检查，进行处理。过孔的优化可以查看笔者之前的博客。 这次我们主要介绍些负载芯片引入的容性负载，最常见就是DDR地址线上面挂在多个颗粒引入的容性负载情况。 前仿真看下引入容性负载的情况 简单仿真引入1pF电容相当于一个DDR颗粒情况。下图为DDR内存条，
DDR3 FLYBY and READ/WRITE Leveling
weixin_42099269的博客
03-30 1327
For signal integraty, the command bus are routed by fly-by type with a Rtt. As a result, there is a timing skew b/w the command bus and data bus among different DRAM chips. To align the timing, READ...
T型及Fly_by拓扑之应用总结
xuhao0258的博客
01-04 7606
原文章：https://blog.csdn.net/edadoc2013/article/details/51581565#commentBox 心得： 在高速电路中往往涉及到多个高速存储设备，因此合理的拓扑结构对布局走线非常重要。主流的拓扑模式有菊花链、fly-by与T点。   菊花链是相对最为常见的一种拓扑方式。菊花链拓扑的原理可以解释为：将所有的总线视作拓扑的干路，从处理器引出之后，每个存储设备所需要的总线视为支路，也称为“SUB线”。从微机原理的角度上讲，更像是将所有的总线视作一条“大总线”，每个
DDR3飞线（fly-by）拓扑设计的关键与优化
DDR3内存接口技术在高速数据传输中扮演着关键角色，而fly-by拓扑结构是实现高速、低延迟传输的一种有效方式。此设计旨在优化信号完整性，确保数据准确无误地在多个存储颗粒之间传递。在DDR3系统中，数据速率已超过...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值