Hierro的DDR世界

1 Read DQS Gate Training… 测试序列中包含了DQS门控训练，在防止读错误是非常重要的。唯一可能使完成门控训练的读操作错误的原因是，每个读操作之间的DQS jitter非常大。为了缓解这种状态，门控训练的读操作会被重复很多次，其中一次读错误操作都不能出现。DTCR.DTRPTN可配置每一次门控训练时重复的读操作次数。为了更长远的提高门控训练的可靠性，读返回数据会根据返回数据计

4.2.3 Delay Line VT Drift Detection and Compensation在芯片操作时，电压与温度都会随着运行时间增加而变化。PUB中包含了VT漂移补偿逻辑，用来动态地调整延迟单元的延迟选择输入，以保持延迟单元的延时为一个固定值。

4.7.1 DCU功能DCU模块提供了一种通过配置总线执行DRAM命令的方式。以下是DCU的主要目的： 1. 通过配置端口执行DRAN初始化流程 2. 提供统一的硅片测试与PHY特性测试，且不需要控制器支持 3. 提供软件可执行的DRAM命令 注意：DCU提供有限的功能，且不能替代功能模式。4.7.2 DCU命令用户可通过配置端口（APB或JTAG）来实现DRAM的命令，下面列表为可支持的命

4.8 温控的刷新模式此模式是由MR4中的A3位来进行关闭与打开，两种可支持的模式则是由MR4中的A2位来选择。4.8.1 普通温度模式当MR4寄存器中的A3=1且A2=0时，即可进入此模式。发送给DRAM的refresh命令间隔需要等于或小于普通温度模式（0℃-85℃）中的tREFI时间。在此模式中，系统必须保证DRAM的温度不超过85℃。当低于45℃时，DRAM会以一定的比例屏蔽外部的refre

DDR3 SDRAM物理层（PHY）的控制器（PUB）内置了DDL VT补偿与I/O阻抗校准功能，这两个功能可在DFI Update请求中由控制器触发完成，或者是PHY触发完成。DFI Update接口时序需要符合DFI 2.1协议中对Update接口的要求。1 DFI Update的两种工作方式在DFI Update的两种方式中，采用存储控制器触发的Update是由控制器控制何时来进行DFI Up