【DRAM存储器十五】DDR介绍-关键技术之DLL和prefetch

最新推荐文章于 2025-04-09 16:37:07 发布
最新推荐文章于 2025-04-09 16:37:07 发布
阅读量3.1k 收藏 22
点赞数 11
分类专栏： DRAM存储器 文章标签： DDR 硬件架构 DRAM架构
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/highman110/article/details/133815415
版权
本文深入探讨了DDR存储器中的关键组件DLL和预取技术。DLL（延迟锁相环）用于确保数据输出与外部时钟同步，解决时钟延迟问题。预取技术则通过内部数据传输位宽的加倍，实现DDR SDRAM数据速率的提升，同时介绍了预取与突发长度的关系。此外，文章还讲解了DDR SDRAM中的一些新增时序参数，如tDQSCK和tAC，确保数据传输的准确性。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

了解本专栏 订阅专栏 解锁全文 超级会员免费看
DDR3 DDR4的DLL 与LPDDR4中的OSC 对读写DQS与DQ之间的延迟的影响
qq_33473931的博客
11-08 1605
（1）DDR中对于读操作，利用DLL实现读DQS与外部时钟的对齐。这样读的DQS与PHY上的时钟相位是对齐的，这样可以降低PHY的设计复杂度。（2）对于LPDDR4，为了节省功耗，所以不采用DLL。但这样读DQS是与PHY上的时钟是异步的，所以需要PHY这边用异步FIFO完成传输。（3）对于写操作，DDR内部DQS与DQ的传输延迟是比较小的，所以对于写DQS2DQ的延迟无需太多关注。但对于LPDDR4，为了减少功耗，所以对于写，DQ先采到，DQS后面采到；所以中间的延迟会比较大。
【专篇】DDR SDRAM-01总体介绍
flomingo1的专栏
04-28 1093
DDR SDRAM，即Double Data Rate Synchronous Dynamic Random Access Memory，是一种采用双倍数据传输速率的同步动态随机访问存储器。它是SDRAM的更新换代产品，由VIA等公司为了与RDRAM相抗衡而提出的内存标准。DDR SDRAM的出现解决了单数据率内存的性能瓶颈问题，为计算机提供了更高的数据处理速度。
DDR的原理和时序
02-03
DDR的原理解释和时序说明，方便用户学习参考
DDR中的DLL
最新发布
意大利炮修理师的博客
04-09 531
在DDR4内存系统中，DLL（Delay Locked Loop，延迟锁相环）是一个非常重要的组件，用于确保数据信号（DQS）和时钟信号（CK）之间的同步。- 时序变化：在DLL-off模式下，tDQSCK（读数据时钟到DQS的时序关系）会受到影响，其值会比DLL-on模式下的大很多。- 时序校准：当DLL启用时，它会持续工作，确保DQS信号与CK信号之间的相位对齐。- 提高数据传输可靠性：通过确保DQS信号与CK信号的同步，DLL可以减少数据传输中的时序偏差，从而提高数据采样的准确性和可靠性。
DRAM的DLL为啥一直只存在在DDR系列里面呢？下次不要再迷茫了
一个DRAM从业者的告白
03-18 436
【代码】DRAM的DLL为啥一直只存在在DDR系列里面呢？下次不要再迷茫了。
DDR 延迟锁定回路（DLL）
嵌入式技术在路上
04-02 8007
DDR 延迟锁定回路（DLL） 转载自http://www.cnblogs.com/shengansong/archive/2012/09/01/2666213.html DDR SDRAM对时钟的精确性有着很高的要求，而DDR SDRAM有两个时钟，一个是外部的总线时钟，一个是内部的工作时钟，在理论上DDR SDRAM这两个时钟应该是同步的，但由于种种原因，如温度、电压波动而
ddr的Prefetch
szlloveCSDN的博客
07-18 1279
ddr的Prefetch你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Markdown编辑器, 可以仔细阅读这篇文章，了解一下Markdown的基本语法知识。我们对Markdown编辑器进行了一些功能拓展与语法支持，除了标准的Markdown编辑器功能，我们增加了如下几点新功能，帮助你用它写博客：撤销：Ctrl/Command + Z 重做：Ctrl/Command + Y 加粗：Ctrl/Command + B 斜体：Ctrl/Command + I 标题：Ctrl
DLL of DDR
comeonbestxiaohe的博客
12-12 5645
DLL:Delay-Locked Loop延时锁相环 DLL不同于主板的PLL，它不涉及频率与电压转换，而是生成一个延迟量给内部时钟。目前DLL有两种实现方法，一个是时钟频率测量法（CFM,Clock Frequency Measurement）,一个是时钟比较法（CC，Clock Comparator）。CFM是测量外部时钟的频率周期，然后以此周期为延迟值控制内部时钟，这样内外时钟正好就相差了...
关于DDR的prefetch
热门推荐
fgupupup的博客
10-23 1万+
扫盲DDR的发展史：http://blog.chinaaet.com/justlxy/p/5100051912 http://blog.chinaaet.com/justlxy/p/5100052027 http://blog.chinaaet.com/justlxy/p/5100051913 https://www.cnblogs.com/she...
有关DDR MEMORY 的prefetch
jackle_zheng的专栏
04-14 1万+
1.什么是prefetch？  prefetch 字面意思就是预取，在DDR memory chip里面用的一个技术方案。DDR1 采用2n prefetch，DDR2采用4n prefetch，DDR3采用8n prefetch。所谓的n指的是chip对外的I/O width。以DDR3为例，它的IO gating buffer与FIFO的接口宽度是FIFO与外部IO的接口宽度的8倍。对于8b
【专篇】DDR3 SDRAM-01总体介绍
flomingo1的专栏
04-30 1041
DDR3 SDRAM的管脚（或引脚）定义涵盖了其与其他系统组件交互的多种方式。电源引脚VDD：主电源引脚，为内存芯片提供主要的工作电压。VDDQ：终端输入输出电源引脚，通常用于提供与VDD不同的电压，以满足特定的电路需求。地址总线（Address Bus）A0~A16（或其他类似的标记）：这些引脚用于传输内存数据的地址信息。DDR3内存的地址总线宽度通常为17位，但可能根据具体规格有所不同。银行选择（Bank Select）
【解锁内存性能】：深入理解国微SM41J256M16M DDR3的关键技术和优化策略
[国微SM41J256M16M DDR3手册](https://img-blog.csdnimg.cn/20201217170119316.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzQzNTAxNzIx,size_16...
【FPGA编程进阶】：DDR3读写操作的高级编程技术揭秘
首先，介绍了DDR3的基础知识和内存接口规范，包括技术标准、操作时序和接口设计要点。其次，详细分析了FPGA中的DDR3控制器架构和数据流管理，同时强调了低延迟设计的重要性。进一步地，文章深入探讨了高级DDR3编程...
ddr的 N-Bit Prefetch 的解释
zqwone的专栏
06-24 729
ddr prefech
DDR存储接口中的DLL系统分析介绍
鹰飞天下
09-14 939
DDR3 SDRAM即第三代双倍数据传输速率的同步动态随机存取存储器，遵循联合电子器件工程委员会开发的新一代内存技术JEDEC79-3A标准。为了满足频率提升的需要，DDR3 SDRAM与现有DDR1 SDRAM和DDR2 SDRAM所采用的总线型设计有了很大不同，这将会使主板芯片组的内存控制器设计产生巨大的变化。DDR3SDRAM控制器中采用了阻抗自调整以保证DDR3 SDRAM的所有DQ端输出...
DDR4基础原理以及预取技术（Prefetch）介绍
qq_52348250的博客
12-19 1862
我想补充的是，以读出数据为例，当数据从cell读出时会进入信号放大器（兼锁存器），进入后数据将锁存在其中，如果我们选择了某根word line （即解码后的行地址），我们只需要再将列地址解码即可知道我们要读取哪些cell的值，这些数据会进入数据锁存器等待输出。另外还有一点，这里的bit line 为1024，假设我们每次读取8bit,下一次再读取8bit的时候也不会在重复进行充放电的过程，而是直接在信号放大器中进行读取，直到这一根word line结束。然而，有一个大问题。
DRAM中的DLL/PLL是什么？
zgl07的专栏
11-13 5483
随着CPU的速度的增长，内存的性能限制了系统的性能，
DDR知识一：关于Burst和Prefetch的理解
不定期发布一些CPU、DDR、NAND、PCIE等相关知识的学习和感悟。
01-10 1万+
猝发长度（Burst Length, BL）是指某行打开期间，能够连续读取的列数；而预取（Prefetch）则是指在指定BANK和行列地址之后，可以往该地址内写入（或读取）的数据量（DDR3是8Bytes）。
prefetch-image: 提升移动和H5页面性能的图像预取技术
资源摘要信息:"prefetch-image是一种JavaScript库，其主要用途是在网络应用中预取图片资源，特别是在移动设备上的h5页面。这个过程被称为预加载或预取，它可以在用户浏览页面时减少图片加载的时间，从而提升用户体验...
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

highman110

你的鼓励将是我最大的创作动力！

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值