访问PCIe配置空间using Intel Chipsets

最新推荐文章于 2024-02-29 09:18:29 发布
最新推荐文章于 2024-02-29 09:18:29 发布
阅读量3.2k 收藏 8
点赞数 2
分类专栏： Buses 文章标签： PCIe
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/htyang725/article/details/8523205
版权

访问PCIe配置空间using Intel Chipsets

 

     目前用于访问PCIe配置空间寄存器的方法需要追溯到原始的PCI规范。为了发起PCI总线配置周期，Intel实现的PCI规范使用IO空间的CF8h和CFCh来分别作为索引和数据寄存器，这种方法可以访问所有PCI设备的255 bytes配置寄存器。Intel Chipsets目前仍然支持这种访问PCI配置空间的方法。

    PCIe规范在PCI规范的基础上，将配置空间扩展到4K bytes，至于为什么扩展到4K，具体可以参考PCIe规范，这些功能都需要配置空间。原来的CF8/CFC方法仍然可以访问所有PCIe设备配置空间的头255 bytes，但是该方法访问不了剩下的（4K-255）配置空间。怎么办呢？Intel提供了另外一种PCIe配置空间访问方法。Intel Chipset通过将配置空间映射到内存地址空间，PCIe配置空间可以像对映射范围内的内存进行read/write一样来访问了。这种映射是由北桥芯片来完成的，但是不同芯片的映射方式也是不同的。

1、CF8h/CFCH Method

    Intel Chipsets使用IO空间的CF8h/CFCh地址来访问PCI设备的配置寄存器，该方法同样可以访问PCIe设备的头255配置寄存器。

    为了对已知PCI设备发起一个PCI总线配置周期，软件必须执行以下步骤：

  1. PCI设备的总线号必须被填写到IO地址CF8h的[23:16] bits

  2. PCI设备的设备号必须被填写到IO地址CF8h的[15:11] bits

  3. PCI设备的功能号必须被填写到IO地址CF8h的[10:8] bits

  4. 需要访问的寄存器双字地址必须被填写到IO地址CF8h的[7:2] bits

  5. CF8h的最高位为配置位，该位必须设置为1

  6. 对于写操作，将设备的特定信息组合成一个双字（4bytes)后，写到CFCh地址

最低0.47元/天 解锁文章
8度空间
关注
  • 2
    点赞
  • 踩
  • 8
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
英特尔芯片组主板驱动（Intel Chipsets Device Software）
06-22
英特尔芯片组主板驱动（Intel Chipsets Device Software）
chipsets-pcie-config-reg-paper
01-20
PCIe配置空间寄存器的两种访问方法，虽然我博客里面有描述关于这方面的，但是我觉得还是看英文文档会比较清晰一些
初学 PCIe System (二) - 如何访问PCIe设备的配置空间
yeiris的博客
09-04 3923
​ 在初学 PCIe System (一) - PCIe介绍及其配置空间有提到可以从PCIe设备的配置空间(Configuration Space)获取许多重要的资讯，那在CPU中，访问配置空间常用的两种方式如下： Programmed Input/Output (PIO) PIO 是由CPU主动向Device 获取资料 ，CPU 会等待Device资料传输完后才去做其他事情。使用PIO会占住CPU资源，会让系统变得低效，因此此技术已几乎被直接记忆体访问（DMA）所取代。这边简单介绍一下PIO的作法，
PCIE的4K配置空间解释
逆风水手的博客
04-13 685
2、PCIe 4.0 的配置空间由 256 个 16 字节的配置寄存器组成，每个配置寄存器包含特定的配置信息。PCIe 4.0 的配置空间还包括了一些用于扩展配置空间的机制，如PCIe Capability 寄存器和 PCIe Extended Capability 寄存器。1、PCIe 4.0 的 4K 配置空间是指 PCIe 4.0 设备在总线上的寻址空间。3、总而言之，PCIe 4.0 的 4K 配置空间是用于存储设备的配置信息和寄存器的空间，其中包括了 256 个配置寄存器和一些扩展机制。
PCIe扫盲——配置空间的读写机制
justlxy的博客
05-12 967
需要特别注意的是，PCIe的Spec中明确规定只有Root有权限发起配置请求（Originate Configuration Requests），也就是说PCIe系统里面的其他设备是不允许去配置其他设备的配置空间的，即peer-to-peer的配置请求是不允许的。并且配置请求的路由（Routing）方式只能是采用BDF（Bus，Device，Function）。 处理器一般不能够直接发起配置读写请求，因为其只能产生Memory Request和IO Request。这就意味着Root必须要将处理器的相关请
TVbox系列数据源接口地址汇总，TVbox影视仓电视盒子接口分享超多地址整理(20230716)
热门推荐
hepingwang的博客
07-16 34万+
/=============开源多仓更新日期2023/07/15=============——————————2023/07/16更新 各路影视盒子下载——————————————————2023/07/14更新 各路影视盒子下载——————————————————2023/07/14更新 其他地址源 ——————————————————2023/07/16更新——————————————————2023/07/14更新——————————————————2023/07/14更新————————
基于WDF的PCI/PCIe接口卡Windows驱动程序（1）-WDF概述及开发环境搭建
或许
03-04 1534
转自https://blog.csdn.net/wolfman125/article/details/51880505 1.1WDM与WDF Windows平台下的设备驱动程序从Windows 2000开始都是以WDM ( Windows Driver Model)框架为平台进行开发。以此模型开发，开发者需要一方面实现驱动程序与硬件的交互，另一方面要对操作系统内核进行操作，难度大。驱动程...
High-Accuracy Indoor Geolocation using Collaborative Time of Arrival (CToA)
11-13
the-art Wi-Fi chipsets, and supports two concurrent operation modes; the CToA “client-mode” enables “GPS-like” operation indoors, and allows an unlimited number of clients to privately estimate ...
藏经阁-INTEL AMT.STEALTH BREAKTHROUGH.pdf
08-30
* 未经授权的远程访问Intel AMT系统 * Spread out攻击场景 * Full attack scenario 六、结论 Intel AMT/ME技术是Intel CPU架构的一部分，提供了远程管理和安全功能。但是，它也存在一些安全隐患，需要认真对待和...
英特尔® 7 系列 C216 芯片组家族的 USB 3.0 xHCI Windows 7 驱动程序
12-31
7 系列 Chipsets/Intel? C216 芯片组 ·第三代 Intel? Core? 处理器家族 ·第二代 Intel? Core? i3 处理器 ·第二代 Intel? Core? i5 处理器 ·第二代 Intel? Core? i7 处理器 ·第二代 Intel? Core? i7 至尊处理器
pcie_debug:用于读写 PCIe BARx 内存空间的命令行工具
06-23
pcie_debug 用于读取/写入 PCIe BARx 内存空间的命令行工具 链接 该工具源自 DW Hawkins ( )。 原始来源可以在上找到。
访问PCIe BAR空间
zsmcdut的博客
09-11 1214
转：https://blog.csdn.net/abcamus/article/details/73518752 google了一圈，发现xilinx论坛的一个回答比较好， 链接如下： https://forums.xilinx.com/t5/PCI-Express/PCI-express-Base-Address-Register/td-p/685289 里面讲了如何访问BAR指定的mem空间。 下面对BAR空间以及配置空间的访问做一个系统的总结，其实就是在回答以下几个问
PCIe 总线基础 驱动接口 和 BAR空间详解
yumiano0的博客
10-19 9534
在一个系统中的每一个设备(device)在地址空间的大小和类型是不同的，对应不同的访问需求。例如，某一个设备在内部寄存器或者存储空间有256Byte，可以通过IO地址空间访问，另个一设备有16K大小的空间则需要通过MMIO的方式进行访问；哪些地址应该使用哪种方式（IO或Memory）来访问设备的内部位置，这是系统软件（即BIOS和OS内核）的工作，PCI设备无法自己决定，但是需要提供一个方法让系统软件去决定以何种方式去访问设备内部地址空间。
如何访问PCI配置空间
dsg333的专栏
12-28 905
系统中的CPU是通过PCI设备的设备号以及配置空间中的寄存器编号来访问配置空间寄存器的。PCI设备配置空间的寄存器地址编码格式如图25-6所示。                 图25-6  PCI设备配置空间寄存器地址 CPU通过产生PCI配置空间访问周期来访问PCI设备的配置空间，产生PCI配置空间访问周期的机制有以下两种。 n 机制1 通过CPU中专门为PCI
TEASLA M40安装问题记录
m0_57622625的博客
07-27 7247
多张tesla计算显卡驱动安装配置问题记录
PCIe BAR、Type0、Type1介绍
最新发布
weixin_38452632的博客
02-29 1998
BAR（Base Address Register）空间是指PCI设备中的基地址寄存器（Base Address Register）所映射的地址空间。每个PCI设备都有多个BAR，用于指示设备在系统地址空间中的位置。BAR空间通常用于映射设备的内存区域或I/O端口，以便系统软件可以与设备进行通信。在PCI设备的配置空间中，BAR寄存器存储了设备在系统地址空间中的基地址信息。系统软件在引导过程中会读取这些BAR寄存器的值，以确定设备在系统中的地址范围，并将设备映射到适当的地址空间中。
服务器主板四路SLI时候出现的问题
upuil的博客
12-29 1181
华硕Z10PE-d8-ws 主板，电源为海盗船的Ax1600i，安装四块GTX1080Ti时，装三块可以正常使用，但是当装上第四块时候就开不了机。折腾了一天，最后打华硕客服找到了解决办法。 设置SLI时候需要注意在BIOS中设置一下 Above 4G Decoding 默认为Disable，需要设置为enable 设置后以后就可以正常启动了。 ...
PCIe扫盲——基地址寄存器（BAR）详解
kunkliu的博客
07-01 2万+
转载地址：http://blog.chinaaet.com/justlxy/p/5100053320 基地址寄存器（BAR）在配置空间（Configuration Space）中的位置如下图所示： 其中Type0 Header最多有6个BAR，而Type1 Header最多有两个BAR。这就意味着，对于Endpoint来说，最多可以拥有6个不同的地址空间。但是实际应用中基本上不会用到6个，...
中文注释此函数，static int agp_ali_probe(struct pci_dev *pdev, const struct pci_device_id *ent) { struct agp_device_ids *devs = ali_agp_device_ids; struct agp_bridge_data *bridge; u8 hidden_1621_id, cap_ptr; int j; cap_ptr = pci_find_capability(pdev, PCI_CAP_ID_AGP); if (!cap_ptr) return -ENODEV; /* probe for known chipsets */ for (j = 0; devs[j].chipset_name; j++) { if (pdev->device == devs[j].device_id) goto found; } dev_err(&pdev->dev, "unsupported ALi chipset [%04x/%04x])\n", pdev->vendor, pdev->device); return -ENODEV; found: bridge = agp_alloc_bridge(); if (!bridge) return -ENOMEM; bridge->dev = pdev; bridge->capndx = cap_ptr; switch (pdev->device) { case PCI_DEVICE_ID_AL_M1541: bridge->driver = &ali_m1541_bridge; break; case PCI_DEVICE_ID_AL_M1621: pci_read_config_byte(pdev, 0xFB, &hidden_1621_id); switch (hidden_1621_id) { case 0x31: devs[j].chipset_name = "M1631"; break; case 0x32: devs[j].chipset_name = "M1632"; break; case 0x41: devs[j].chipset_name = "M1641"; break; case 0x43: devs[j].chipset_name = "M1621"; break; case 0x47: devs[j].chipset_name = "M1647"; break; case 0x51: devs[j].chipset_name = "M1651"; break; default: break; } fallthrough; default: bridge->driver = &ali_generic_bridge; } dev_info(&pdev->dev, "ALi %s chipset\n", devs[j].chipset_name); /* Fill in the mode register */ pci_read_config_dword(pdev, bridge->capndx+PCI_AGP_STATUS, &bridge->mode); pci_set_drvdata(pdev, bridge); return agp_add_bridge(bridge); }
06-09
这是一个用于探测 PCI 设备的函数，使用静态修饰符标识只在当前文件中可见。函数名为 agp_ali_probe，接收两个参数，分别是一个指向 pci_dev 结构体的指针 pdev 和一个指向 pci_device_id 结构体的指针 ent。 函数首先定义了一个指向 agp_device_ids 结构体的指针变量 devs，其初始化值为 ali_agp_device_ids。接下来定义了一个指向 agp_bridge_data 结构体的指针变量 bridge 和两个整型变量 hidden_1621_id 和 cap_ptr。 函数通过调用 pci_find_capability 函数查找是否存在 PCI_CAP_ID_AGP 的能力，如果不存在则返回错误码 ENODEV。 然后，函数通过遍历 ali_agp_device_ids 数组，查找是否有匹配的设备 ID，如果找到了则跳转到 found 标签处，否则打印一个错误信息并返回 ENODEV 错误码。 如果找到了匹配的设备 ID，则调用 agp_alloc_bridge 函数分配一个 agp_bridge_data 结构体的内存空间，并将指针赋值给 bridge 变量。如果分配内存失败则返回 ENOMEM 错误码。 接下来，函数根据不同的设备 ID 设置不同的桥驱动，如果是 AL_M1541 设备，则使用 ali_m1541_bridge 驱动，如果是 AL_M1621 设备，则需要读取隐藏的 0xFB 寄存器，根据其值设置不同的芯片组名称，然后使用 ali_generic_bridge 驱动。最后，函数输出一个信息，表示探测到了 ALi 芯片组。 最后，函数通过调用 pci_read_config_dword 函数读取 PCI_AGP_STATUS 寄存器的值，并将其赋值给 bridge->mode 变量，然后通过调用 pci_set_drvdata 函数将 bridge 指针作为私有数据存储到设备的数据结构中。最后，函数通过调用 agp_add_bridge 函数将 bridge 添加到全局 agp_bridge_list 链表中，并返回操作结果。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值