Vivado2018.2联合Matlab的FIR滤波器设计与仿真

Introduction

目录

Introduction

新建工程（Create a New Porject）

输入正弦波叠加IP核实现

FIR低通滤波器设计

引出

matlab进行滤波器参数设计

窗函数法设计FIR滤波器

FIR滤波器系数量化

FIR滤波器系数导出

将.coe文件导入FIR IP核

Block Design连线&生成顶层模块

联合Modelsim波形仿真

---

之前用过ISE和Quartus II一段时间，给我感觉二者界面并不是特别的友好，而且最近版（2018.2 Update）的ISE14.7最高支持Virtex-6系列，如图1：

图1  ISE14.7支持的芯片型号

Virtex-7系列Xilinx公司推荐使用Vivado，因为Xilinx公司的高端系列芯片基本都是基于Vivado开发的；另外一点，基于老师那边的项目用到了Virtex-7系列下的XCKU115， 因此这次就使用Vivado2018.2进行项目学习与开发，而且最近（2018.10）更新的Vivado2018.2安装之后发现它的界面风格是我比较喜欢的，如图2和3：

图2  Vivado2018.2界面1

图3  Vivado2018.2界面2

不得不说，IP核是一个很神奇的东西，通过它可大大减少我们的开发时间，而且Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等），IP核类似编程中的函数库（例如C语言中的printf()函数），可以直接调用，非常方便。

本次也是基于FIR的IP核进行低通滤波器设计，滤波器参数由matlab的工具箱FDATool设计给出，输入波形为4MHz和5MHz的正弦波叠加，叠加过程由乘法器IP核实现，正弦波由DDS IP核实现，系统整体过程见下：

新建工程（Create a New Porject）

打开Vivado2018.2，点击Create Project选项，如图4：

图4  新建工程界面1

点击Next，如图5：

图5  新建工程界面2

命名工程（Project name）以及工程存储路径（Project Location），注意路径不要含空格和中文，空格用下划线替代，这里我取名为FIR＿blog，勾选上Create project subdirctory（创建工程子目录），点击Next

图6  工程命名和路径

选择工程类型（Project Type），如图6，一般对于普通的项目我们选择RTL Project（在设计PCB会用到I/Oplanning这种类型，用在原理图和封装兼容性设计），同时不勾选Do not specify sources at this time，后续再添加源文件就行，点击Next

图7  选择工程类型

添加源文件（Add Sources）和物理&时间约束引脚文件（Constraints），如图7和8，现在先不添加，直接点击Next就Ok

图8  添加源文件界面

图9  添加约束文件

选择芯片型号，因为老师的项目用到了Xilinx公司的V7系列XCKU115，我们选择该芯片型号，直接搜索就可以，

芯片封装型号：flvf1924   速度等级：3  ，点击Next

图10  选择芯片型号

最后生成Project Summary，这里可以查看上一步选择的芯片型号以及添加的源文件，由于我们没有添加源文件，因此显示No Source files...，点击Finish创建New Project成功。

图10  Porject Summary界面

 

输入正弦波叠加IP核实现

首先利用Vivado的DDS IP核生成两个正弦信号（频率分别为4MHz和5MHz）

• 点击创建Block Design，命名Design name，这里命名为dds_fir，如图12：

图11  创建模块界面1

图12  创建模块界面2

• 点击Add IP，如图13，直接搜索dds，双击DDS Compiler生成一个dds IP核，如图14所示

图13  添加IP核