锁存器和触发器的区别

锁存器和触发器的区别

锁存器Latch

• 锁存器是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态，分为带使能控制和不带使能控制两种。锁存就是把信号暂存以维持某种电平状态。锁存器的作用是1.缓存，2.完成高速的控制器和慢速的外设不同步问题，3.解决驱动的问题，4.解决一个I/O口既能输出也能输入的问题
• 优点：1.面积比FF小。门电路是构建组合逻辑电路的基础，而锁存器和触发器是构建时序逻辑电路的基础。晶体管->门电路->锁存器->触发器，前一级是后一级的基础。latch完成同一功能所需要的门较FF少，所以在ASIC中用的较多，但在FPGA中则恰恰相反，大部分器件没有锁存器这个东西，所以需要一个逻辑门和FF来组成锁存器，这就浪费了资源。2.速度比FF快。用在地址锁存是很合适的，不过一定要保证所有的latch信号源的质量，锁存器在CPU设计中很常见，正式由于它的应用使得CPU的速度比外部I/O不见逻辑快很多。
• 缺点：1.电平触发，非同步设计，受布线延迟影响较大，很难保证输出没有毛刺产生。2.latch将静态时序分析变得极为复杂。

触发器Flip-flop

• 时钟边沿触发，能够存储1bit数据，它是寄存器的基本组成单位
• 优点：1.边沿触发，同步设计，不容易产生毛刺2.时序分析简单
• 缺点：面积比latch大，消耗的门电路也比latch多

简单地说，锁存器在使能信号为1的情况下，将会把输入源源不断地输出到输出端；当使能信号为0时，将会锁存最后一组输入。而触发器则是一个时钟边沿，一次将输入送到输出端。在Verilog代码的编写中，锁存器的产生主要有两种情况：1.if语句未搭配else 2.case语句中没有写default项。所以在编写代码的时候，要正确使用语句。