自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(19)
  • 收藏
  • 关注

原创 7.18理论学习

驱动能力:前级电路的输出信号可以使后级电路有效响应,即前级输出信号在规定时间内能被后级电路识别负载能力:外接负载器件后,输出的电流和电压不受影响。如果接入后级电路后前级电路输出电流电压发生变化,表示无法带动这个负载。想稳定输出电压,输出电阻比较小时,负载能力强;想稳定输出电流,输出电阻比较大时,负载能力强;path上插入buffer是output放大了input的驱动能力,输入阻抗小,输出阻抗大,受被驱动单元输入阻抗影响较小,可以减小transition time。

2024-07-19 10:30:08 349

原创 6.16 芯片后端面试题学习

tap cell:也称boundary cells,放在macro、row的两端,std cell的上下边界,防止闩锁效应(两个BJT(三极管)导通,在VDD和VSS之间产生低阻抗电路,两个晶体管反馈电路增益乘积大于1,会使VDD和VSS之间产生大电流)endcap cell:包围模块四周和macro四周,为了保证栅以及氧化层的一致性,需要在标准单元row两端放置endcap,相当于一种dummy管子,用来保证两边的标准单元左右环境的一致性,避免在光刻时,由于最两端标准单元左右环境不一致导致的性能差异。

2023-06-16 17:30:44 426

原创 半导体储存器

半导体存储器介绍

2023-02-05 22:25:01 181

原创 Fsm hdlc

Fsm hdlc

2023-02-02 17:40:13 146

原创 锁存器&触发器

锁存器&触发器

2023-02-02 15:59:17 2439

原创 Fsm serial 有限状态机

有限状态机

2023-01-10 17:58:45 477

原创 Fsm ps

Fsm ps

2023-01-10 16:47:09 262

原创 独热编码(One-hot)Fsm onehot

独热编码(One-hot)

2023-01-10 09:45:25 496

原创 旅鼠问题lemmings

旅鼠问题lemmings

2023-01-09 17:48:52 54

原创 Exams/ece241 2013 q4 水库问题

Exams/ece241 2013 q4 水库问题。

2023-01-08 14:20:20 131

原创 HDLbits Fsm3

HDLbits Fsm3

2023-01-06 17:50:10 134

原创 有限状态机(Finite State Machine, FSM)

有限状态机(Finite State Machine, FSM)

2023-01-06 16:19:39 337

原创 Conwaylife

conwaylife

2023-01-05 17:58:58 88 2

原创 Shift18 逻辑右移和算数右移

逻辑右移和算数右移

2022-12-13 13:55:42 224

原创 Count clock 创建时钟计数器

Create a set of counters suitable for use as a 12-hour clock (with am/pm indicator). Your counters are clocked by a fast-running clk, with a pulse on ena whenever your clock should increment (i.e., once per second).

2022-12-08 21:20:58 324

原创 Countbcd 用十进制计数器对4位数进行计数

Verilog:用十进制计数器对4位数进行计数

2022-12-08 16:26:57 117

原创 Exams/ece241 2014 q7b

Exams/ece241 2014 q7b

2022-12-07 20:02:40 146

原创 Exams/ece241 2014 q7a 用给定的4位二进制计数器设计1-12计数器

用给定的4位二进制计数器设计1-12计数器

2022-12-07 19:14:05 211

原创 HDLbits Module fadd

verilog学习

2022-11-21 13:06:14 170

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除