Vivado的FIFO

已于 2024-03-25 14:41:16 修改
阅读量396 收藏 8
点赞数 7
文章标签： fpga开发
于 2024-01-22 20:09:54 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/ime2224/article/details/135757267
版权

1 选择IP核

       选择并双击”FIFO generator”

2 配置

 3    单击OK，弹出“generate output products”(生成输出产品)对话框

如图：在sources 窗口单击IP sources，选择并展开fifo_generator_0选项，在展开项中，找到instantiation template，Verilog语言，一般选择fifo_generator_0.veo文件

4 添加顶层设计文件

  在sources 窗口中，将标签页重新切换到hierarchy 标签页

  选中design  sources 文件夹，单击右键，出现add sources

  Create source file, file name “top”，然后在top module中编写代码

5 错误记录

 1)生成的FIFO的接口，带有DEST的接口，一般这个接口是用于分配数据的时候使用，比如主master需要向不同的slave写入数据，那么不同的slave的FIFO带有索引编号，第一个slave的接口TDEST标识1，第二个slave的接口标识为2

AXI stream的接口

Name

输入/输出

描述

s_axis_tid[m:0]

Input

TID: The data stream identifier that indicates different
streams of data.

s_axis_tdest[m:0]

Input

TDEST: Provides routing information for the data stream

s_axis_tuser[m:0]

Input

TUSER: The user-defined sideband information that can be
transmitted alongside the data stream

2)调试经验：

默认vivado生成的FIFO的timescale的精度为1ns/1ps，如果我们在写tb的时候，仿真的精度设置为1ps/1ps，出现的情况是FIFO的数据没有写进去，数据读出来全部为0，从波形上看，写入是成功的，但是读出来的数据为0

ime2224
关注
  • 7
    点赞
  • 踩
  • 8
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Vivado-FIFO Generator
我的blog屋
12-13 3321
转自：https://blog.csdn.net/lzy13785490347/article/details/113404657 FIFO Generator IP核的使用 1 概述 （1）最大支持500M （2）支持三种接口：Native interface FIFOs、 AXI Memory Mapped interface FIFOs、 AXI4-Stream interface FIFOs （3）读写数据时，在数据上升沿采样 2 FIFO规则 2.1 empty/full信号 实际上即使
vivado FIFO学习
lzy13785490347的博客
01-29 8534
很全很详细的FIFO Generator IP核的使用规则 FIFO Generator IP核的使用 1 概述 （1）最大支持500M （2）支持三种接口：Native interface FIFOs、 AXI Memory Mapped interface FIFOs、 AXI4-Stream interface FIFOs （3）读写数据时，在数据上升沿采样 2 FIFO规则 2.1 empty/full信号 实际上即使有数据写入到fifo中，empty还是为高，等一些周期之后才会拉低，具
vivado同步fifo的使用例程
qq_65881742的博客
03-16 1114
scfifo使用例程
vivado fifo ip实验及其设计
qq_52112285的博客
09-18 432
此时，对于深度为2^n的FIFO，需要的读/写指针位宽为(n+1)位，如对于深度为8的FIFO，需要采用4bit的计数器，0000～1000、1001～1111，MSB作为折回标志位，而低3位作为地址指针。把FIFO比作汽车进入一个单向行驶的隧道，隧道两端都有一个门进行控制， FIFO宽度就是这个隧道单向有几个车道， FIFO的深度就是一个车道能容纳多少辆车，当隧道内停满车辆时，这就是 FIFO的满标志，当隧道内没有一辆车时，这便是 空标志。当读写指针相等时，表明FIFO为空，这种情况发生在复位操作时；
Vivado FIFO IP核的使用
XP的博客
12-17 8716
1 2. Native Ports页面 FIFO IP核为高电平复位。 3 4
vivado fifo原语使用详解
weixin_39871104的博客
05-16 1793
使用原语开发例化fifo可以减轻开发复杂度，减少资源浪费，增加系统灵活性。
【FPGA】 Vivado FIFO IP核使用教程
qq_65274042的博客
03-31 7338
FIFO的英文全称是，即先进先出。FPGA使用的FIFO一般指的是对数据的存储具有先进先出特性的一个缓存器，常被用于数据的缓存或者高速异步数据的交互，也即所谓的跨时钟域信号传递。它与FPGA内部的RAM和ROM的区别是没有外部读写地址线，采取顺序写入数据，顺序读出数据的方式，使用起来简单方便，由此带来的缺点就是不能像RAM和ROM那样可以由地址线决定读取或写入某个指定的地址。FIFO从输入时钟的角度来分，有两种类型：单时钟FIFO和双时钟FIFO；
vivado FIFO问题记录
郑强的博客
04-27 6723
异步时钟FIFO独有的值 表示FIFO 读时钟域的 rd_data_out开始有值的时间 当 synchronization stages = 4时 在write_data_count被写入值后，经过（synchronization stages + 2） = 4个读时钟上升沿，read_data_count+1 （2）wr_data_out 写时钟第一个上升沿检测到读使能，写入一个数据 写时钟第二个上升 wr_data_ou..
FPGA中FIFO的应用（三）——Vivado FIFO IP核的调用
小瑞同学的博客
12-07 1170
摘要：介绍了Vivado FIFO IP核的配置，通过仿真分析了异步FIFO的读写数据过程。
vivado FIFO使用问题
qq_26598019的博客
03-13 3016
有读写时钟同时存在时，empty信号与读写计数信号才能正常工作
[vivado fifo] 如何理解standard fifo 和fwft fifo的输出时序问题
m0_52792716的博客
01-19 720
verilog时序逻辑 standard fifo fwft fifo
vivado FIFO的使用
03-28
vivado FIFO的使用
VIVADO FIFO 控制器
03-13
32位数据进入16位数据输出，fifo读写操作代码，简单控制器。
fifo.zip_fifo_vivado fifo仿真_whichddo
09-23
包含fifo的在vivado16.4的实测代码，仿真验证
21-Vivado FIFO IP设计.7z
03-10
Vivado FIFO IP设计,Vivado仿真工程
vivado的fifo_generator代码
08-26
附件是vivado 2018的 fifo source code 对vivado ip 源代码有兴趣,可联系邮箱fpgahelloworld@126.com
zynq-7015启动分析及裸机BootLoader编写(未完待续)
Chinalihuanyu的博客
06-03 509
从APP(download区)回到BootLoader下载新的APP(download区)，再到新APP(download区)运行。尝试了直接写，读出来值不对，查了好多资料，也没说到底怎做。调试的时候，可以在FSBL工程/src/fsbl_debug.h添加宏定义，可以看到启动过程中的调试信息。程序框架搭完了，网络连接不上，还没找到原因，原来的程序就行，新建的程序不行，使用的还是同一个bsp。学到了一个东西，这个地方可以调整，可以把文件烧到不同的地方。测试写入IP地址，确实没问题。升级完成，成功切换了！
基于FPGA的SystemVerilog练习
cbm2001的博客
06-03 382
通过提供模块化、面向对象的特性，以及集成的验证功能，SystemVerilog不仅提高了设计的质量和效率，还为应对日益增长的设计复杂性提供了强有力的工具。语言特性的增强：为了跟上技术发展的步伐，SystemVerilog将持续更新其语言特性，包括增强建模能力、扩展验证功能等，以适应更加复杂的设计需求。工具链的优化与集成：EDA厂商将继续优化SystemVerilog相关工具的性能，提供更加集成化的解决方案，以便为用户提供更加高效和便捷的开发体验。
【FPGA】Verilog：全加器与半加器 | Full Adder | Half Adder
最新发布
⚡ 柠檬叶子C
06-04 14
值的加法运算逻辑电路，全加器不仅可以包括输入值，还可以将进位值纳入加法运算，是实现各种运算电路的基本运算电路。
vivado fifo
09-05
Vivado FIFO是一种在Xilinx Vivado设计工具中使用的先进先出（FIFO）数据结构。FIFO是一种存储数据的缓冲区，它按照先进先出的原则对数据进行读写操作。 根据引用中的描述，Vivado FIFO的写时钟速率为50MHz，读时钟...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值