- 博客(16)
- 问答 (2)
- 收藏
- 关注
原创 SV学习小记(4) 类的继承、句柄的使用、包的使用
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档文章目录前言一、pandas是什么?二、使用步骤1.引入库2.读入数据总结前言提示:这里可以添加本文要记录的大概内容:例如:随着人工智能的不断发展,机器学习这门技术也越来越重要,很多人都开启了学习机器学习,本文就介绍了机器学习的基础内容。提示:以下是本篇文章正文内容,下面案例可供参考一、pandas是什么?示例:pandas 是基于NumPy 的一种工具,该工具是为了解决数据分析任务而创建的。二、使用步骤1.引入库代.
2022-03-16 23:19:52
837
原创 SV学习小记(3) class
文章目录一、类和对象的概述创建第一个transaction类二、一些概念三、创建对象四、句柄的使用四、销毁对象五、静态变量以及静态方法静态变量静态方法一、类和对象的概述在IC验证中,为什么要用OOP(面向对象编程)呢?我们知道,验证结构分为以下四个部分:激励生成器(stimulate)驱动器(driver)监测器(monitor)比较器(checker)验证环境不同组件其功能和所需要的处理的数据内容是不相同的,因为在不同的环境可能会使用到同一种类型的组件,所以使用OOP的话,会使得验证工
2022-03-12 12:12:44
2584
原创 SV学习小记(2) interface、clocking、program
文章目录一、SV中的interface二、interface注意!!!!!!三、采样和数据驱动竞争问题四、Program一、SV中的interfaceinterface在SV中是唯一一个连接软硬件的桥梁。interface与module的使用性质很像。它可以定义端口,也可以定义双向信号,它还能使用always与initial语句,也可以定义task与function。其可以作为module的端口列表,也可以作为方法中的形式参数。二、interfaceinterface的定义与module类似在
2022-03-10 12:18:09
3144
原创 SV学习小记(1) ref关键字
目录一、SV中的数据类型二、关键字ref一、SV中的数据类型在SV中,数据类型按默认有误符号分的话,有以下几种:有符号:int,byte,shortint,longint,integer无符号:bit,wire,logic,reg按照值的话四值逻辑:wire,reg,logic,integer二值逻辑:bit,int,shortint,longint,byte二、关键字ref对于ref类型,我觉得有点像C或者C++里面的指针,也可以叫做引用。如下面的例子int a = 0;i
2022-03-10 10:56:40
2806
原创 串口RS485
RS485一、RS485简介二、实验内容1.实验目标2.实验原理图分析3.关于LED_CTRL模块的两种工作模式:4.代码实现三、下板实验一、RS485简介RS-485是双向、半双工通信协议,信号采用差分传输方式,允许多个驱动器和接收器挂接在总线上,其中每个驱动器都能够脱离总线二、实验内容1.实验目标2.实验原理图分析所需模块 :RS485总控模块按键消抖模块:呼吸灯模块:流水灯模块:UART_RX模块:UART_TX模块 :LED_CTRL模块 :整体框图:
2021-09-06 10:52:24
1807
原创 FPGA边沿检测
FPGA边沿检测边沿检测边沿检测其实边沿检测很简单,如下图所示:该波形中 ,w为输入信号,,检测输入信号的上升沿。则需要两个变量,一个是curr,另一个是next(应该定义成last),curr及就是将输入信号直接存下来 ,next为打一拍,利用时序电路的特点,将信号后延一个时钟周期。则如果检测的是上升沿,那么输出信号就是curr & (next)。相反,如果想检测的是下降沿,那么输出信号就应该是(curr) & next。这样以来,就可以达到要求。...
2021-09-04 22:33:41
256
原创 串口RS232
RS232一、串口简介二、RS2321.通信方式2.RS232接口三、代码及仿真1.RX模块四、下板实验一、串口简介通用异步收发传输器,英文全称Universal Asynchronous Receiver/Transmitter,简称UART。UART是一种通用的数据通信协议,也是异步串行通信口(串口)的总称,它在发送数据时将并行数据转换成串行数据来传输,在接收数据时将接收到的串行数据转换成并行数据。包括RS232、RS499、RS423、RS422和RS485等接口标准规范和总线标准规范。.
2021-09-04 22:18:06
1760
原创 FPGA静态时序分析
文章目录一、稳态、亚稳态建立时间和保持时间不满足的情况:减少亚稳态的方法采样时间(Tsu)裕量保持时间二、使用步骤总结一、稳态、亚稳态时序分析的主要目的就是不产生亚稳态。而亚稳态是在建立时间和保持时间不满足的时候产生。建立时间和保持时间不满足的情况:时序不满足的时候不同时钟域的信号按键、外部芯片读写等有可能在时钟上升沿变化的信号,均有可能出现亚稳态减少亚稳态的方法对于1bit信号,建议使用同步机制,即打两拍(甚至是三排)对于多比特数据流,建议使用异步FIFO对于少量,发送可控.
2021-08-31 21:47:53
594
原创 VGA驱动实现并下板EGO1
文章目录一、VGA二、VGA接口及引脚定义VGA原理VGA时序标准VGA显示模式及相关参数设计1.实验内容2.分析3.模块4.总体设计框图如下编码测试结果一、VGAVGA,全称“Video Graphics Array”,及就是视频图形阵列,是一种使用模拟信号进行视频传输的标准协议,由IBM公司于1987年推出二、VGA接口及引脚定义EGO1上VGA接口VGA原理VGA显示器采用 图像扫描 的方式进行图像显示,将构成图像的像素点,在行同步信号和场同步信号的同步下,按照从上到下、由左到右的
2021-08-26 20:52:28
2713
4
原创 在Vivado中配置FIFO-IP核
文章目录一、FIFO是啥??二、同步FIFO-IP核的配置和验证三、使用1.实例化FIFO2.仿真验证一、FIFO是啥??FIFO本质上还是RAM,可读可写,只不过是先写先读,核、就像数据结构里面的队列。其主要在多比特做跨时钟域处理、前后带宽不同步等情况下使用根据时钟可分为同步FIFO和异步FIFO二、同步FIFO-IP核的配置和验证在vivado的ip-catalog中找到FIFO0-IP核选择同步时钟FIFO三、使用1.实例化FIFOmodule fifo( in
2021-08-24 21:19:53
2968
原创 偶分频实现
目录一、如何进行偶分频二、设计步骤1.画分析图2.分析得出波形图1)占空比为50%的波形图2)使用脉冲的波形图3.代码实现三、结果1.占空比50%的2.脉冲一、如何进行偶分频通过之前的计数器,我发现,可以通过计数的功能实现对原有板载的时钟进行分频。例如,想实现六分频,那么就需要计六个数,依次从0到2,总共三个数,每次到2的时候对输出变量进行取反操作,这样就可以实现占空比为50%的六分频。但是该设计在低频中没什么差错,但是如果在高频中使用的话,可能会出现一些问题,因为从系统时钟开始进行分频的话,是需要.
2021-08-23 15:54:32
373
原创 计数器!!!
文章目录一、计数器二、设计步骤1.画图分析2.分析得出波形图3.代码实现三、结果一、计数器计数器设计的主要思想就是根据开发板上提供的晶振clk来计算,本实验实现了一个通过板载晶振时钟,控制LED灯1s亮一下的功能。二、设计步骤1.画图分析这是计数器的大至电路图2.分析得出波形图由于EGIO1的开发板所提供的时钟是100MHz,所以其频率:f = 105 KHz = 108Hzt = 1/f = (1/108)s = 10-8 s = 10-5 ms = 10-2 um = 10nm.
2021-08-23 12:30:11
185
原创 二路选择器
多路选择器下板实操二路选择器实验实验环境实验内容实验具体过程下板!!实验结果二路选择器实验实验环境系统:win10软件:Vivado, Vscode, Visio实验板:Xilinx的Artix7系列开发板EGO1实验内容先使用Visio对多路选择器的分析, 例如输入输出信号, 以及波形图的变化。其次编写Verilog代码,对电路进行描述,并且写tb文件来进行仿真验证。使用Visio对多路选择器的分析;使用Verilog编写简单的组合逻辑;编写顶层tb文件,对电路进行仿真验证;在vi
2021-08-20 15:03:27
4480
原创 分治思想与应用
分治减治思想分治算法分:治:分解:适用场景例题:二分查找:分治算法分治算法就是分而治之。分治分治,分为两部分,分和治。分:划分子问题,讲一个问题划分成若干个独立的具有共性的子问题。治:求解每个子问题。分解:分解子问题的原则:子问题与原问题性质相似。子问题规模较小(有解)合并:把每个子问题的解合并成原问题的解适用场景在一个较小规模上得到解该问题上有最有子结构每个子问题的解,可以合并为原问题的解例题:二分查找:###给定一个升序有序数组,要求找到到值为key的元素的位置
2020-11-10 22:22:33
312
原创 小白初学C++的引用
目录: 引用的定义 引用的应用 引用的提高 常引用 引用的本质 1.引用的定义 先来说说何为引用,及就是引用的定义。我看到的一些书上给出的定义是:变量名,本身是一段内存的引用, 即别名(alias)。此处引入的引用,是为己有变量起一个别名。下面是代码定义:int a;int &am...
2020-01-26 17:21:42
188
空空如也
Sublime Text3运行结果显示
2020-04-21
用vs Code在程序运行结束后,会弹出活动代码页,怎么取消?
2020-01-22
TA创建的收藏夹 TA关注的收藏夹
TA关注的人