触发器的建立时间和保持时间
图1 建立时间和保持时间示意图
<wbr style="line-height:25px"><wbr style="line-height:25px"><wbr style="line-height:25px"><strong>建立时间</strong>(setup time)是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟上升沿被打入触发器;</wbr></wbr></wbr>
<wbr style="line-height:25px"><wbr style="line-height:25px"><wbr style="line-height:25px"><strong>保持时间</strong>(hold time)是指在触发器的时钟信号上升沿到来以后,数据稳定不变的时间,如果保持时间不够,数据同样不能被打入触发器。<wbr style="line-height:25px"></wbr></wbr></wbr></wbr>
<wbr style="line-height:25px"><wbr style="line-height:25px"><wbr style="line-height:25px">如图1 。数据稳定传输必须满足建立和保持时间的要求,当然在一些情况下,建立时间和保持时间的值可以为零。 PLD/FPGA开发软件可以自动计算两个相关输入的建立和保持时间。</wbr></wbr></wbr>
个人理解:
<wbr style="line-height:25px"><wbr style="line-height:25px"><wbr style="line-height:25px">1、建立时间(setup time)触发器在时钟沿到来之前,其数据的输入端的数据必须保持不变的时间;建立时间决定了该触发器之间的组合逻辑的最大延迟。</wbr></wbr></wbr>
<wbr style="line-height:25px"><wbr style="line-height:25px"><wbr style="line-height:25px">2、保持时间(hold time)触发器在时钟沿到来之后,其数据输入端的数据必须保持不变的时间;保持时间决定了该触发器之间的组合逻辑的最小延迟。</wbr></wbr></wbr>