集成电路设计的一些知识总结

抛开一些不好的情绪，放下一些不应该的念头，今天下午到图书馆，学习了《微电子概论》一书的第六章——《集成电路设计》，这里做一个小小的总结。

1. [size=large]集成电路设计的最终输出结果是[/size][color=darkred][size=large]掩模板图[/size][/color]。通过制版和工艺流片最终得到所需的集成电路。集成电路设计成功与否可以通过测试验证及系统应用来确定。
集成电路的设计过程主要包括功能设计、逻辑和电路设计、版图设计等方面。
设计域一般分为五个设计层次：系统级、算法级、寄存器传输级（RTL级）、逻辑级和电路级。

2. [color=darkred][size=large]逻辑网表[/size][/color][size=large]的概念：[/size]
对应于原理图的ASCII或二进制形式称为逻辑网表，一般用EDIF（Electronic Design Interchange Format）形式表述，主要用于计算机处理，描述所有元件及其连接关系。
根据分层分级设计的思想，集成电路设计可以看作是由高层次描述向低层次描述展开，直至得到版图描述的过程。

3.[color=darkred] [size=large]模拟/仿真[/size][/color][size=large]的概念:[/size]
所谓模拟/仿真,就是将设计描述(例如一个行为描述或者逻辑电路)输入到计算机中，相关软件会对该描述进行数学建模，通过给出输入激励，用相应的模拟/仿真软件对输入的设计描述进行计算，得到输出结果，由设计人员判断该结果是否满足要求。

4. [color=darkred][size=large]功能设计[/size][/color]
功能设计师是最高层级的设计，主要包括确定芯片的设计要求（包括芯片功能、性能、允许芯片的尺寸、功耗、成本等），进行功能块（function block）划分，数据流、控制流设计，实现芯片功能。
在功能设计中，需要给出合理的功能块划分。功能块划分的原则是既要使功能块之间的连线尽可能地少，接口清晰，又要求功能块规模合理，便于各个功能块的独立设计，在功能块最大规模选择时要考虑计算机辅助设计软件可处理的设计级别。

5. [color=darkred][size=large]逻辑与电路设计[/size][/color]
所谓逻辑与电路设计就是确定满足一定逻辑或电路功能的由逻辑或电路单元组成的逻辑或电路结构，其输出一般是网表和逻辑图或电路图。
[color=orange]单元库[/color]：所谓单元库，是一组单元电路的集合，单元库中的单元电路都是经过优化设计、并通过设计规则检查和反复工艺验证的，不仅能实现一定的逻辑和电路功能以及性能，而且适合于工艺制备，可达到最大的成品率。单元库与工艺直接相关。

6. [color=darkred][size=large]版图设计[/size][/color]
版图设计就是根据逻辑与电路功能要求以及工艺水平要求设计出供光刻用的掩模版图。
[color=orange]后仿真[/color]是指将版图中的寄生参数（包括寄生电容和寄生电阻）和实际版图参数提取出来，计算出延迟后加入到门级网表中，重新进行模拟，以验证版图设计完成后的电路功能的正确性和时序性能，主要考虑寄生量的影响，尤其是连线延迟的影响。

7. [color=darkred][size=large]集成电路的版图设计规则[/size][/color]
制定设计规则的目的是使芯片尺寸在尽可能小的前提下，避免线条宽度偏差和不同层掩模板套准偏差可能带来的问题，尽可能地提高电路成品率。

8. [color=darkred][size=large]集成电路的设计方法[/size][/color]
包括全定制设计方法、定制设计方法、半定制设计方法、可编程逻辑电路设计方法（包括可编程逻辑器件和现场可编程门阵列方法等）。
[color=orange]全定制设计方法[/color]：一般用于通用数字集成电路、模拟集成电路和数模混合集成电路。 它具体是指，在电路设计中进行电路结构、电路参数的人工优化；完成电路设计后，人工设计版图中的各个器件和连线，以获得最佳性能（速度和功耗）和最小芯片尺寸。
[color=orange] 标准单元设计方法（SC方法）：[/color]它是指从标准单元库中调用事先经过精心设计的逻辑单元，并排列成行，行间留有可调整的布线通道，再按功能要求将各内部单元以及输入/输出单元连接起来，形成所需的专用电路。
标准单元库是单元库的一种（单元库还包括BBL单元库），其主要特点是单元为等高不等宽的结构。 单元库通常与某一工艺线相对应，并经过设计规则和电学性能验证，同时还需要得到实际流片结果的验证。
[color=orange] 积木块设计方法（BBL方法）：[/color]可以采用任意形状的单元，而且没有布线通道的概念，单元可以放在芯片的任意位置，因此可以得到更高的布图密度。
[color=orange]门阵列设计方法（GA方法）：[/color]是一种母片半定制技术。它是在一个芯片上把结构和形状相同的单元排列成阵列形式，每个单元内部包含若干个器件，单元之间留有布线通道，通道宽度和位置固定，并预先完成接触孔和连线以外的所有芯片加工步骤，形成母片。然后根据不同的应用，设计出不同的接触孔版和金属连线版，在单元内部通过不同的连线使单元实现各种门的功能，再通过单元间的连线实现所需的电路功能。通过制作接触孔和金属连线掩模板、工艺流片、封装、测试完成专用集成电路制造。
[color=orange]可编程逻辑电路设计方法：[/color]这种方式不需要制作掩模板和进行微电子工艺流片，只需要采用相应的开发工具就可以完成设计。它的设计周期最短，设计开发费用最低。
[color=darkblue]（1）可编程逻辑器件（PLD Programmable Logic Device）设计方法：[/color]可编程逻辑器件以可编程只读存储器（Programmable ROM）为基础，包括EPROM（Erasable PROM）、EEPROM（Electro-Erasable PROM）、可编程逻辑阵列PLA（Programmable Logic Array）、可编程阵列逻辑PAL（Programmable Array Logic）、通用阵列逻辑GAL（General Array Logic）等可编程器件。 CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统.
[color=darkblue]（2）现场可编程门阵列：[/color]FPGA结构可分为逻辑单元阵列结构（LCA）和复合PLD结构（CPLD）两类，前者包括可配置的逻辑块（CLB，Configurable Logic Block）、可配置的输入/输出功能块（IOB）和可配置的互连区等