![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
形式验证
功能上(STA是时序上)对综合后的网表进行验证。常用的就是等价性检查方法,以功能验证后的HDL设计为参考,对比综合后的网表功能,他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先HDL描述的电路功能。形式验证工具有Synopsys的Formality。
CuteBaBaKiller
这个作者很懒,什么都没留下…
展开
![](https://csdnimg.cn/release/blogv2/dist/pc/img/monkeyNewBlank.png)
空空如也