关注
分享
文章平均质量分 81
逻辑综合的结果就是把设计实现的HDL代码翻译成门级网表netlist。综合需要设定约束条件，是期望综合出来的电路在面积，时序等目标参数上达到的标准。逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元（standard cell）的面积，时序参数是不一样的。综合完成后需要后仿真。
CuteBaBaKiller
这个作者很懒，什么都没留下…
展开
-
输出/输入延迟约束
数字通信的时序模型主要分为：系统同步、源同步和自同步。详细见【理论篇】IC间通信的时序模型——系统同步、源同步和自同步。 在源同步输出接口中，前级模块/系统为后级目标提供源时钟。 图中的PLL可以是锁相环，还可以是分频/倍频器，甚至是直连线。 在边缘对齐源同步接口中，时钟转换与数据转换同时进行。 ①前级模块/系统的输入端口需要一个基础时钟。原创 2022-06-14 21:35:40 · 3505 阅读 · 0 评论 -
sdc约束设计：set_ideal_network
1、set_ideal_network 将设计中的一组端口或管脚标记为理想网络。使得目标的电阻电容都是0，而且cell和net都会dont_touch（综合不做任何优化），都是0延迟。比dont_touch更野蛮，ideal_network不再计算延迟。 设置ideal_network，免除时序相关的分析和优化、取消相关约束（Design Rule Constaints，比如max_capacitance、max_fanout、max_transition等）。 默认set_id...原创 2022-01-10 19:44:59 · 5656 阅读 · 0 评论 -
DC或PT相关概念、命令（Tcl）
1、关于Cell Count ①leaf cell = sequential cell + combination cell ②利用sizeof_collection命令去抓取hier_cell、leaf_cell以及当前设计的总cell数。 ③A cell is an instance of a netlist logic object, which can either be a leaf-cell or a hierarchi...原创 2021-08-19 17:03:32 · 3788 阅读 · 1 评论 -
时钟MUX电路结构的时序约束方法分析
一、最简单的设置 对于时钟MUX而言，其output_pin上的时钟在任一时刻一定唯一。可以使用如下命令： set_clock_exclusivity -output output_pin [-type mux | user_defined] ...原创 2021-09-10 17:33:14 · 7638 阅读 · 0 评论 -
多周期路径及set_multicycle_path详解
默认情况下，每条路径都被定义为单周期，即源触发器在时钟的任一边沿启动（launch）的数据都应该由目的触发器在时钟的下一上升沿捕获（capture）。 有的设计需要在数据被捕获前提供一些额外的周期，这类路径被称为多周期路径。一、set_multicycle_path命令 命令格式如下：set_multicycle_path.........原创 2021-08-20 16:19:27 · 26357 阅读 · 9 评论