ADC驱动开发

ADC驱动开发

1. 看原理图——找ADC的时钟——时钟是怎么来的——时钟选择芯片，时钟扇出BUF——外部时钟源或HMC830的输出时钟

2. 两片ADC，需要时钟，始终来源与时钟选择芯片，选择外部时钟源或者HMC830的输出时钟，外部时钟源是由铷钟授时卡提供

3. 检验铷钟授时卡的准确性：找外部机构出具第三方检测内容、用示波器（把输出的时钟链接到示波器上，用标尺比对，计算出频率）、用频谱仪检测

ADC

1. FPGA用SPI给两路ADC配置寄存器，

2. 一个ADC芯片里边有两路ADC，可以

3. ADC通过DDR模式LVDS传递给FPGA

4. FPGA把处理过的数据存储到DDR3里边，然后再通过PCIE发送到PC端

5. 时间轴：

   1. 上电等待,等待电源和时钟稳定

   2. 通过SPI对HMC830配置寄存器，配置内容写一个表格，说明配置内容

   3. 通过SPI给两个ADC配置寄存器，配置内容通过器件手册和官方软件

   4. ADC正常工作以后，开始采集数据，采集到的数据通过LVDS接口DDR模式发送给FPGA

6. 注意：

   1. 复位信号的时序需要自己去写

   2. 配置ADC的寄存器

   3. ADC驱动的开发，ADC采集数据需要怎么做

   4. ADC输出数据的时序，SPI配置ADC寄存器的时序，一次发送16bit ，高位先行

ADC采样时序

1. 上升沿采样偶数位，下降沿采样奇数位，整个时钟周期有16bit

2. 在FPGA接收到数据后，处理时一般用上升沿或者下降沿处理数据，所以需要把ADC采集到的数据进行转化，

原语

1. IDDR：在DDR模式中，

2. 使用方式例化IDDR原语，

3. 三种模式：反沿、同沿、同沿流水模式

4. 

5. 

6. 

ADC配置寄存器

1. 测试模式：CHA TEST PATTERNS

2. 训练模式：

3. 怎么看接收到的数据是0~65535

   1. 使用ILA抓波形：数据太多，有可能看不错误

   2. 程序检测：把数据进行打拍处理，打拍信号减去原信号，正确结果是都为1，

4. 采样精度

5. 分辨率：16bit

6. 采样率或采样时钟：256MHz，用200M采样每秒，频率是200MHz采样每秒

需要完成的工作

1. ADC复位时序：

2. 配置寄存器

3. FPGA接收ADC输出的数据

1. 看原理图——找ADC的时钟——时钟是怎么来的——时钟选择芯片，时钟扇出BUF——外部时钟源或HMC830的输出时钟

2. 两片ADC，需要时钟，始终来源与时钟选择芯片，选择外部时钟源或者HMC830的输出时钟，外部时钟源是由铷钟授时卡提供

3. 检验铷钟授时卡的准确性：找外部机构出具第三方检测内容、用示波器（把输出的时钟链接到示波器上，用标尺比对，计算出频率）、用频谱仪检测

ADC

1. FPGA用SPI给两路ADC配置寄存器，

2. 一个ADC芯片里边有两路ADC，可以

3. ADC通过DDR模式LVDS传递给FPGA

4. FPGA把处理过的数据存储到DDR3里边，然后再通过PCIE发送到PC端

5. 时间轴：

   1. 上电等待,等待电源和时钟稳定

   2. 通过SPI对HMC830配置寄存器，配置内容写一个表格，说明配置内容

   3. 通过SPI给两个ADC配置寄存器，配置内容通过器件手册和官方软件

   4. ADC正常工作以后，开始采集数据，采集到的数据通过LVDS接口DDR模式发送给FPGA

6. 注意：

   1. 复位信号的时序需要自己去写

   2. 配置ADC的寄存器

   3. ADC驱动的开发，ADC采集数据需要怎么做

   4. ADC输出数据的时序，SPI配置ADC寄存器的时序，一次发送16bit ，高位先行

ADC采样时序

1. 上升沿采样偶数位，下降沿采样奇数位，整个时钟周期有16bit

2. 在FPGA接收到数据后，处理时一般用上升沿或者下降沿处理数据，所以需要把ADC采集到的数据进行转化，

原语

1. IDDR：在DDR模式中，

2. 使用方式例化IDDR原语，

3. 三种模式：反沿、同沿、同沿流水模式

4. 

5. 

6. 

ADC配置寄存器

1. 测试模式：CHA TEST PATTERNS

2. 训练模式：

3. 怎么看接收到的数据是0~65535

   1. 使用ILA抓波形：数据太多，有可能看不错误

   2. 程序检测：把数据进行打拍处理，打拍信号减去原信号，正确结果是都为1，

4. 采样精度

5. 分辨率：16bit

6. 采样率或采样时钟：256MHz，用200M采样每秒，频率是200MHz采样每秒

需要完成的工作

1. ADC复位时序：

2. 配置寄存器

3. FPGA接收ADC输出的数据