器件手册
具有LVDS输出的四通道、14位、125/105/80/65MSPS ADC
一讲
QUAD Channel:四通道、Dual:双、
Serial LVDS output串行LVDS 输出
Sample Rate 采样率、14-bit Resolution:14bit的分辨率
Sample and Hold 取样和保持 SHA取样保持放大器(如果被采样信号的赋值很小、精度不够需要用到SHA)
-
feature 特点特性
-
最大采样率是125MSPS;
-
14位的分辨率
-
同时采样和保持
-
串行LVDS输出具有可编程内部端链接选项
-
Supports Sine, LVCMOS, LVPECL, LVDS Clock Inputs and Amplitude down to 400 mVPP
-
Internal Reference with External Reference Support
-
-
applications 应用
-
基站IF接收器Base-Station IF Receivers
-
分集接收器 Diversity Receiver
-
医学影像 Diversity Receiver
-
测试设备 Test Equipment
-
-
四通道系列
-
两线制输出、两对LVDS
-
源同步接口:时钟+数据一块发送
-
ADC输出的数据可以二进制原码或补码、MSB(高位先行)或LSB(低位先行)
-
serializer 串化
-
使用SPI接口进行ADC寄存器的配置
-
input Signal 模拟输入
-
Frame Clock 帧时钟
-
串行转化为并行使用ISERDES原语
-
SDR和DDR,二线制接口输出
-
采集卡
二讲
-
源同步和系统同步:
-
源同步接口:ADC给FPGA提供时钟,FPGA拿到时钟之后,接收ADC采集到的数据
-
系统同步:C给A、B都提供时钟,B拿到时钟后接收A提供的数据
-
-
PLL可以是锁相环,在芯片里边是一个时钟合成器,放在FPGA里边可以被封装成一个IP 核,放在ADC里边也可以生成对应的时钟
-
ADS6445
-
时序规范
-
SPI接口时序
-
复位信号时序
-
配置寄存器
-
引脚描述:
-
DIGITAL OUTPUT INTERFACE:数字输出接口,ASIC表示专用集成电路,FPGA表示现场可编程逻辑门阵列,DDR-Double Data Rate,SDR-Single Data Rate
发送模式
三种模式
-
一线制发送数据两种方式14bit和16bit,输出的形式可以高位(MSB)先行也可以低位(LSB)先行,可以通过配置寄存器进行更改
-
二线制16bit串行数据发送,有三种模式:byte wise、bit wise、word wise
-
14bit-2线制
-
测试模式
ADS6445讲解
采集卡的应用
-
外部输入射频信号(RF) 转化为中频信号(IF)被ADC采集传入到FPGA,存入DDR3,通过PCIE传入PC端存盘
-
ADC不同采集到的数据怎么办
-
ADC采集卡由于采集到的东西不同应用到的领域是不一样的
-
医疗领域,比如心电图,采集到的数据发送到电脑端,软件工作人员就可以开发相对应的软件
-
军工:敏感信号监测,再给到上位机,比如监测位置
-
-
四通道采集,用一个千兆以太网发送,(4个FIFO轮询检测),想知道发送的数据是那个通道采集的,用加帧头的方式,在通信领域叫时分复用
-
ADS6445是一个什么样的ADC,它的输出时序是?
-
一款新的ADC都需要看什么?
-
采样率、采样精度、输出的接口是什么样的;(基本)
-
现在要做一个ADC驱动需要看:
-
ADC的引脚
-
框图(结构)
-
数据发送的时序
-
这个ADC需不需要做一些其他的设计,比如说复位
-
-
寄存器配置:怎么配?配置的方式?有可能是SPI、并行、接口、配置内容
-
原语ISERDES
高级I/O资源:ISERDES和OSERDES
问题
-
采样率问的是采样每秒、采样率采样精度
-
位宽是16bit
-
什么接口:LVDS接口DDR模式,并口发送
-
DDR模式,上升沿发送八位、下降沿发送八位
-
SERDES 串行接口(千兆以太网里边采集卡[ADS6445]用的接口)、JESD2048
-
实际的采集卡一定会有时钟来源,具体来源要看板卡的原理图