UART+DDR3+HDMI项目
文章平均质量分 91
该项目实现的功能是:通过 UART 将图片数据写入到 DDR3 SDRAM 中,并通过 HDMI
接头将写入的图片显示在显示器上。
今天你fpga了嘛
本博客所更内容为本人自学fpga的内容总结,由于个人能力问题,肯定有不足和错误之处,欢迎指正。
展开
-
一、项目简介+基于A7的DDR3 SDRAM IP核调用(APP接口)
关于MIG IP核调用的一些详细说明原创 2023-12-22 15:54:09 · 1066 阅读 · 0 评论 -
二、基于 A7 的 DDR3 SDRAM IP 核使用(一)基础知识篇
指示app_wdf_data[]中哪些字节被写入外部内存(mask=0),哪些字节保持当前状态(mask=1)。1bit的mask表示1byte的app_wdf_data[]数据的情况。例如:app_wdf_data[255:0],共32Byte,需要32bit的mask。Mask[0]=1表示app_wdf_data[7:0]被写入。在app_rdy为高时拉高 app_en,同时发送命令(app_cmd)和地址(app_addr),此时命令和地址被写入。写:app_cmd[2:0]=000。原创 2023-12-22 19:54:28 · 462 阅读 · 0 评论 -
三、基于 A7 的 DDR3 SDRAM IP 核使用(二)初始化篇
DDR3 SDRAM IP核的初始化原创 2023-12-24 14:11:00 · 959 阅读 · 1 评论 -
四、基于A7的DDR3 SDRAM IP的写控制、读控制与读写仲裁(突发一次)
基于A7的DDR3 SDRAM IP的读实现(单次)原创 2023-12-26 22:17:24 · 439 阅读 · 0 评论 -
五、用户端实现DDR3 SDRAM读、写控制
其中:rd_data_fifo_ctrl、rd_cmd_fifo_ctrl、wr_cmd_fifo_ctrl、wr_data_fifo_ctrl就是新增的外围fifo控制器分析1.读写命令fifo中(rd_cmd_fifo_ctrl、wr_cmd_fifo_ctrl)有数据时,empty信号为低,取反后作为rd_req和wr_req信号输入到仲裁器中。原创 2023-12-29 13:28:58 · 482 阅读 · 1 评论 -
六、基于 A7 的 DDR3 与 HDMI 连接器(直接从ddr3中读出数据在hdmi显示)
内容:从DDR3中读出原始数据,并通过HDMI进行显示。原创 2024-01-02 14:55:52 · 384 阅读 · 0 评论 -
七、UART+DDR3+HDMI(完结)
uart+hdmi+DDR3项目收尾,实现UART发送图片数据后,先通过DDR3的读写控制器,将图片数据刷新到DDR3中,然后将数据读出,在HDMI上显示原创 2024-01-03 15:09:20 · 842 阅读 · 1 评论