三、基于 A7 的 DDR3 SDRAM IP 核使用（二）初始化篇

前言：在前文简单介绍了MIG ip核的调用（包括某些参数的设置）以及该ip核的架构。那么接下来可以开始使用ip核了吗？NO!!!

注意：在调完ip之后，并不可以立即使用该 IP 核完成 DDR3 SDRAM 的读和写的，而是要在该IP核初始化成功之后，才可以进行读和写的。可以通过 Modelsim 仿真软件观察到该 IP 核的初始化成功

注意:未完成校准之前，用户不要使用任何读写命令，防止自动校准过程出错。

这里先对我们前面MIG IP核生成的veo文件进行查看（看看这个ip核都包含哪些信号）

Modelsim仿真需要两个文件：顶层文件（top）和测试文件（testbench），下面开始生成这两个文件

1.顶层文件（top_ddr3_hdmi）

这里手动 + add source 了一个top_ddr3_hdmi的顶层文件。

需要例化的模块有两个：
1.MIG IP核（mig_7series_0）
2.clocking wrizard（ddr3_clk_gen）**