verilog位拼接运算符细节问题

最新推荐文章于 2024-05-07 09:52:50 发布
最新推荐文章于 2024-05-07 09:52:50 发布
阅读量2w 收藏 17
点赞数 9
分类专栏： Verilog 文章标签： FPGA Verilog 位拼接
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/kenjianqi1647/article/details/78718288
版权

        已经学习了五个月的FPGA了，在这个过程中遇到了很多问题，而因为位拼接运算符使用错误，导致两天都没有看出什么毛病。

1、问题： FFT_data_temp[7:0]<={8{1}}; 这一条语句本意是想给 FFT_data_temp寄存器都赋值为1，用chipscope抓取之后，会看到只有 FFT_data_temp[0]为1，为其他的 FFT_data_temp[6:0]都为0。

2、解决方法：这是因为没有指明数据类型，改为FFT_data_temp[7:0]<={8{1'b1}};之后8个寄存器的内容都变为了1。

herryone123
关注
  • 9
    点赞
  • 踩
  • 17
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
专栏目录
Verilog位拼接运算符{}
mxh3600的博客
04-11 1万+
前言 在Verilog中如何给一个多位的变量（如123bit）赋值呢?不能连续写123个1吧，此时需要位拼接运算。 一：位拼接运算符的定义 1：{}位拼接运算符用于将两个或多个信号拼接起来，表示一个整体的信号，如下： a = {b[5],b[4:0]} 意思为 b的最高位b[5]和b的低五位拼接起来，组成的a为6位,相当于： a = {b[5],b[4],b[3],b[2],b[1],b[0]} 2：即把某些倍号的某些位详细地列出来，中间用逗号分开，最后用大括号括起来表示一个整体信号，例如：
Verilog位宽操作技巧----拼接与截位
ypcan的博客
09-10 7798
Verilog 进阶技巧，位宽操作篇
Verilog常用运算符及表达式
最新发布
jk_101的博客
05-07 914
c > 1 ，表达式中最大位宽只有8bit，因此d0+ d1的中间结果也是8bit（丢掉进位后的17），这样不能起到保留最高有效位的效果。d > 1，表达式中多了一个未声明位宽的常数0，其默认位宽为32bit，这样加法的中间结果便不会丢掉进位。其使用方法如下：​​​​​​​。'b1 : 'b0;（1）如果只涉及到加法和减法，负数与表达式中最大操作数的位宽必须保持一致，如下处理：​​​​​​​。=）、大于等于（>=）、小于等于（
verilog位拼接的理解
王林文思的博客
11-01 1万+
verilog位拼接的理解 //3位加法器 module add( a,b,c, sum ); input [2:0] a,b; input c; output [3:0] sum; assign sum = a + b + c; endmodule //位拼接符的理解 module add( a,b,c, count,sum ); input [2:0] a,b;//这里定义...
Verilog基础知识点
wandou0511的博客
01-03 4115
围绕Verilog基础知识和工作中常用到的关键知识点展开，可是笔者并不打算在这里过分叙述FPGA底层结构和穷举Verilog语法。大家不妨可以回忆下读书时候学习谭浩强版C语言和严蔚敏版数据结构，这两本书是计科、软工、通信、电控等专业的必修课，当时是不是只记得书很厚，然后似乎把C语言每个语法都好像讲了一遍，一到笔试和机试，虽然很辛辛苦苦地刷题突击，但是到头来还是感觉没有学会C语言，很多东西依然感觉是云里雾里，接着上完C语言的课，再看看数据结构又有很多生僻深奥的知识点，配上书中晦涩难懂的伪代码，这完...
verilog 移位运算符 说明_Verilog HDL基础教程之：数据类型和运算符
weixin_39874379的博客
01-12 1907
6.移位运算符在Verilog HDL中有两种移位运算符。：(左移位运算符)>>：(右移位运算符)其使用方法如下：a >> n;a n;a代表要进行移位的操作数，n代表要移几位。这两种移位运算都用0来填补移出的空位。下面举例说明：module shift;reg [3:0] start, result;initial beginstart = 1; //start在初始时...
Verilog HDL 按位逻辑运算符
12-09
下表显示对于不同按位逻辑运算符按位操作的结果： 图7 按位逻辑运算符真值表例如，假定, 2004-08-16 版权所有，侵权必究第24页，共41页 绝密Verilog HDL 入门教程请输入文档编号 A = 'b0110;B = 'b0100; 那么：A B ...
Verilog HDL 条件运算符
12-09
4.6.5 条件运算符条件操作符根据条件表达式的值选择表达式，形式如下：cond_expr ? expr1 : expr2 如果cond_expr 为真(即值为1 )，选择expr1 ；如果cond_expr 为假(值为0 )，选择expr2 。如果cond_expr 为x 或z ，...
Verilog HDL 运算符 优先级
07-17
Verilog HDL 运算符优先级详解 Verilog HDL 是一种基于事件驱动的硬件描述语言，用于设计和验证数字电路。Verilog HDL 运算符优先级是指在 Verilog HDL 中各种运算符的执行顺序和优先级，了解运算符优先级对编写...
EDA/PLD中的Verilog HDL逻辑运算符
12-09
D g s 结果为0 (假) 逻辑与（&&)的真值表如下：表1 逻辑与真值表 2004-08-16 第23页，共41页版权所有，侵权必究 绝密Verilog HDL 入门教程请输入文档编号 && 0（假）1（真）X/Z（不定）0(假）0 0 x
EDA/PLD中的Verilog HDL算术运算符
12-09
在算术运算符的使用中，注意如下两个问题： 1. 算术操作结果的位数长度算术表达式结果的长度由最长的操作数决定。在赋值语句下，算术操作结果的长度由操作符左端目标长度决定。考虑如下实例： reg [3:0] Arc, Bar, ...
verilog的PCI源代码，非常详细，顶层模块到各个子模块都有
01-26
verilog的PCI源代码，非常详细，顶层模块到各个子模块都有,很适合学习
＜Verilog＞ 语法技巧：数据位操作
杰克拉力船长个人博客
08-14 2948
＜Verilog＞ 数据位操作：移位、位拼接、动态/静态位截取
Verilog语法-拼接｛｝和复制｛｛｝｝运算符
liuchj的博客
10-18 1211
拼接运算把大括号中的两个或两个以上信号或数值用逗号分隔的小表达式拼接在一起，大括号括起来表示是一个整体的信号。复制预算符将一个表达式放在括号的最内层中，复制因子放在第一层括号中，该运算符可以快速的复制一个常量或者变量。在实际应用中两者可以互相嵌套，以达到快速得到新表达式，减少了编程的繁琐。拼接和复制运算符常用在需要进行按位拼接进行赋值的场景。二、复制-{ {}}三、拼接和复制的嵌套。
Verilog 位拼接运算符 { }
lbaihao的专栏
01-28 843
位拼接运算符{ }用于将两个或多个信号拼接起来，表示一个整体的信号// 进位输出与和拼接在一起endmodule1234567因为如果a+b+cin产生了溢出位，正好被参与拼接中的cout所接收，就起到了简化表达式的作用// 设有寄存器store[7:0]12上面的代码通过拼接0和store的左侧7位实现了右移1位的操作// store 初值为1111_11111111_11110111_11110011_1111......1234。
6.Verilog中数值的拼接操作
weixin_52002922的博客
07-17 2079
简单点，就是两个短的数，可以通过拼接的操作，拼成一个长的数，利用的就是大括号这个拼接符。中间用逗号隔开，都是两位，拼接后最后变成了4位。2‘b11 和 2’b10 进行拼接 {2‘b11。
verilog基础运算——拼接运算、全加器、阻塞与非阻塞、D触发器、移位寄存器、8-3编码器、3-8解码器等
H19981118的博客
03-30 4012
三人表决器、半加器
Verilog数据拼接与拆分
热门推荐
lsky380的博客
10-28 2万+
1. Verilog中数据拼接，使用拼接运算符 例如： reg [15:0] regA; reg[7:0] regB = 8'd12； reg[7:0] regC = 8'd34; regA <= {regB ,regC }; //把regB和regC拼接成regA。 2.Verilog中数据拆分 例如： wire[15:0] A； wire[7:0] B； ...
自学Verilog（二）
weixin_51028584的博客
09-30 582
常用Verilog语法（1）
Verilog拼接运算符
11-20
Verilog中的拼接运算符用于将两个或多个信号连接在一起，形成一个更大的信号。拼接运算符由两个大于号（>>）组成，例如： ```verilog {signal1, signal2} ``` 上述代码将signal1和signal2连接在一起，形成一个更大...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值