硬件电路设计
文章平均质量分 74
shuiqinghan2012
ARM 产品硬件开发
展开
-
在指定的 DSN 中,驱动程序和应用程序之间的体系结构不匹配
cadence CIS配置ERROR(ORCIS-6245): Database Operation Failed,在指定的 DSN 中,驱动程序和应用程序之间的体系结构不匹配原创 2023-08-10 11:13:39 · 3287 阅读 · 0 评论 -
由I2C高电平不到VCC,再思考时序要求
I2C 高电平不到VCC原创 2023-03-30 17:53:03 · 549 阅读 · 0 评论 -
ADS差分传输线前仿真
主要以ADS自带4port S参数模板说明如何快速预估实际项目中差分信号的插损和阻抗,重点在渔,而非鱼。原创 2022-09-30 11:07:50 · 7166 阅读 · 1 评论 -
PCB阻抗计算
阻抗线计算的两种方式验证原创 2022-09-29 17:43:17 · 3003 阅读 · 0 评论 -
由I2C SCL Tf 下降太快,再思考RC充放电电路
I2C Tf下降太快,RC充放电回路计算。原创 2022-07-11 16:07:53 · 2026 阅读 · 2 评论 -
由I2C data信号低电平不到0,再思考I2C及GPIO
最近做项目测试时发现I2C data信号低电平不能完全到0电平,如下图量测到低电平最大值150mV左右,检查SOC及DL端SPEC,低电平最大值都是VIL max =0.35VDD 对于1.8V的IO 电平,这个电压是0.35x1.8=0.63V 显然150mV<<630mV,不影响逻辑判断,因此从项目的角度考虑,此问题并不影响项目,可以忽略。只是做项目的角度考虑,此问题就可以结束了。但要深究原因,那就又得重新抓起……,那就从新抓起吧,反问:为啥会出现不到0的情况?最容易想到的是原创 2022-05-27 11:59:04 · 8017 阅读 · 2 评论 -
Cadence Orcad 原理图Offpage 和Power Net连接注意事项
背景:项目开发过程中做了一般功耗版,功耗版的图纸从项目图纸上修改,只是在要测试电流的位置增加0ohm电阻或者10mohm电阻,方便测试电流,结果在项目贴片后发现不能开机,前期图纸多人绘制,排查不够全面,而且此问题打印成PDF原理图根本看不出问题,后来仔细排查了下原理图,对比之前很多项目图纸,总结了如下经验,做笔记也方便大概参考!offpage和Global Power的连接问题,基本总结出来是这样!1.变量的全局性是:global power>port>offpage>al..原创 2022-03-16 15:58:33 · 7225 阅读 · 6 评论 -
PMOS开关 G极并电容导致上电瞬间开关导通
背景:笔记本键盘背光开发中,出现开机上电,EC配置GPIO之前,键盘背光闪烁两次波形和电路如下,分析:1. 电容上电瞬间交流导通,导致PMOS开启,如下波形(尖峰时电容导通导致),BOM请去掉C3410另外G级前端串联电阻为特殊值,根据实际调整或去掉总结:低电平导通的电路,注意电容上电瞬间会导通出现低电平,对于声音和光电控制尤其要注意。如是其它通信GPIO,此电容感受不到影响,但瞬间的不受控依然存在。...原创 2022-03-16 11:04:24 · 3371 阅读 · 0 评论 -
【转】PCB设计之“载流能力”
本文主要介绍PCB设计中走线和过孔的载流能力。走线的载流能力决定电流承载能力的因素主要有:铜箔厚度、走线宽度、温升、镀通孔孔径。但由于电流分布不是均匀的,因此很难精确计算。常用的公式:K为修正系数,一般覆铜线在内层时取0.024,在外层时取0.048;T为最大温升,单位为摄氏度(铜的熔点为1060);A为覆铜截面积,单位为平方mil(注意是squaremil);I为容许的最大电流,单位为安培。1oz=31.1g=1.44mil=0.0356mm盎司是重...转载 2021-11-10 10:34:08 · 7919 阅读 · 0 评论 -
这些年搭过的电路
因为最近工作变更的原因,很想写一点之前完成线路的一些思路,一直拖到现在,但自己想想,线路也只有在特定的场合才能用到,要说明整个应用场景也比较难;先随便丢几个图,待后面有时间慢慢说明其特定产生的场景;1.SW 和RS232(+-15V)兼容到同一个pin上, BJT 开关实现2.USB SW 实现两个USB口切换,方便Debug3.又一处USB SW的应用,增加电源控制4.buffer的另一处应用 notebook其它很多模拟和SW相关的暂时保留...原创 2021-06-08 09:56:22 · 143 阅读 · 0 评论 -
时钟电路-负载电容和电阻计算
1.时钟分类1.1. 逻辑电路主时钟 手机电路一般为VC-TCXOIC内部通过PLL倍频,使得输出信号的频率为主时钟的整数倍1.2 实时时钟RTC 一般为32.768Khza.保持手机中时间的准确性和连续性,确保在关机时依旧可以计时。b.在待机状态下,可以作为一些逻辑电路的临时时钟(使用频率更低的RTC代替主时钟),降低休眠时的动态功耗。主:TTL电路为电原创 2017-04-04 08:49:07 · 11200 阅读 · 3 评论 -
DYI直流电子负载
1.恒流源原理http://www.eepw.com.cn/article/256733_2.htm2.直流电子负载设计3.仿真设计与实际测量原创 2017-03-28 16:10:30 · 5966 阅读 · 1 评论 -
关于一个NMOS+PMOS开关电路失效的分析
MOS为电压控制电流的模式,BJT(三极管)为电流控制电流,因此MOS相比于BJT更常用一些。最近一个项目用到了PMOS+NMOS作为开机信号,开机要求为高电平开机,最小电压为1.8V,耐压可达17V,为使可靠,选择5V左右(14V4通过100K和56K分压,设计者是这么想的)。但生产时发现此开机按键并不起作用,表现为按下开机按键和不按开机按键都是不开机。说明:此处开机按键为拨动开关,按下原创 2017-03-08 18:02:12 · 11079 阅读 · 0 评论 -
美标耳机和国标耳机硬件兼容设计-两线交换的硬件连接
美标耳机四极接法:从最前头开始数1234,左/右声道/地线/麦系统。国标耳机四极接法:从最前头开始数1234,左/右声道/麦系统/地线。它们不同之处,就是地线和麦系统(MIC)两个接触点进行了前后互换。大部份而言,美标的中间三节隔离绝缘圈,一般是都是白色的。而国标为了有所分别,一般是都是黑色的,大部份可通过此方法来识别。如果您错用了不同标准的耳机,就会出现听歌时,可能只听见其中一边或是伴奏原创 2017-03-13 19:11:21 · 8218 阅读 · 0 评论 -
以太网PHY直接连接
不使用网变,而直接使用电容耦合以减少BOM cost和PCB布局面积,在以太网连接(PHYs)是一种常用的做法。最常用的一种做法参见下图:当接收端内部还有偏置电压是可使用如下的方式连接。当接收端内部没有偏置电压时可采用以下这种连接方式,也是最常用的连接方式:通常偏置上拉电阻为50ohm,传输电流按20mA计算。总结:1.以太网PHY连原创 2017-03-21 19:09:36 · 16862 阅读 · 3 评论