vivado [Simulator 45-7] No such file 问题

Vivado的bug还是挺多的，最近搞得我非常头疼。每次更改工程就会出现各种问题，导致无法进行编译和仿真。比如在block design里面加一个端口，编译的时候会出现端口不存在，无语子……

在更改了testbench文件后，就简单加了个always，好家伙，仿真开不了了，说是我testbench文件不存在！

ERROR: [Simulator 45-7] No such file '……/sim_tb_top.sv' in the design.

在官网论坛上找到了答案（说一嘴最近xilinx官网论坛改版，好多之前的讨论都打不开了，xilinx真的是不给力呀）。删除工程里面的仿真文件，等于手动reset仿真。

具体: vivado工程目录\你的工程名字.sim\sim_1\behav\xsim

删除这个xsim文件夹就好了。

[filemgmt 56-176] Module references are not supported in manual compile order mode and will be ignored.

在vivado sources窗口右键点击任意design sources文件，选择Hierarchy Update -> Automatic Update and Complie Order