![](https://img-blog.csdnimg.cn/20190918140053667.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
alteraFPGA
alteraFPGA相关知识
kobesdu
行止不端读书无益做事乖张聪明无益心高气傲博学无益存心不善风水无益
展开
-
NIOS开发遇到的error整理
NIOS开发遇到的error整理 1、出现:make[1]: *** [public.mk]Error 1编译nios ii出错如下:make[1]: *** [public.mk] Error 1make: *** [../MyFirstLed_bsp-recurs-make-lib] Error 2网上有说:To regenerate from原创 2015-09-12 11:13:01 · 5597 阅读 · 0 评论 -
quartus ii IP核的破解
IP核破解与否只是在于license的区别。按照俊龙的方法破解完quartus以后,再把license设置成以下内容即可。FEATURE quartus alterad 2035.12 permanent uncounted 295142B536B3 \HOSTID=64d954647ad4 SIGN="0C8D 31B5 AD64 E1C4 C6F9 1540 5072 \C原创 2015-12-08 17:34:38 · 13803 阅读 · 8 评论 -
make [rglvtest1.elf] Error 1 CC++ Problem
置Eclipse里面的菜单NiosII / BSP Editor ,选择当前BSP工程(如图所示)后确定原创 2016-12-09 18:46:27 · 1836 阅读 · 0 评论 -
nios13.0常见错误整理
Description Resource Path Location Typemake: *** No rule to make target`Makefile'. Stop. autofocus_ctrl_v2_0 C/C++ Problem我的方法是直接删除了makefile文件,结果问题就解决了。 Description Res原创 2016-12-09 18:47:44 · 4287 阅读 · 0 评论 -
usb blaster搜不到设备及驱动安装失败的原因
下载了正常的usb blaster驱动能够安装成功设备管理器列表里也有usb blaster但是在quartus 和nios SBT里搜不到后来重新安装发现在安装过程中,驱动的路径是:C:\altera\11.0\quartus\drivers\usb-blaster而不要进入 X32 或 x64 文件路径下。如果路径选择了 X32 或 x64 文件路径 就会有上面的情原创 2016-12-17 15:26:56 · 8273 阅读 · 1 评论 -
在qsys增加nios的ip核-以i2c核为例
以i2c为例 E:\altera\13.0sp1\nios2eds\components\altera_hal\HAL\inc\sys路径下放i2c_opencores.h和i2c_opencores_regs.hE:\altera\13.0sp1\nios2eds\components\altera_hal\HAL\src 放i2c_opencores.c改E:\alte原创 2016-12-15 19:41:07 · 4064 阅读 · 1 评论 -
nios 中出现undefined reference to `__alt_invalid'alt_sys_init.c CC++ Problem的解决方法
nios中偶尔出现了这个错误,后发现dsp文件的配置有错误,在dsp文件右击,选择nios ii---dsp editor打开的dsp edit偶尔选项卡中,在前面三项都选择jtag_uart再次编译工程,不会报错。打开APP工程内的Makefile,寻找C_SRCS关键字,没有的话自己手动加入。然后在后面添加错误的文件C_SRCS += src/debug原创 2016-12-24 13:58:02 · 3310 阅读 · 0 评论 -
nios ii SEVERE System ID mismatch - connected 0x1001703a, expected 0x0.
原因一nios ide/sdk使用的sopcinfo或者ptf文件和你对fpga配置的文件不是同一个工程建立的.原因二system id不正确。在qsys中删除systemid组件并重新添加,然后generate 解决原创 2017-03-03 18:34:08 · 2695 阅读 · 0 评论 -
nios ii 及 quartus ii错误记录
1Quartus iiError (170040): Can't place all RAM cells in design Info (170034):Selected device has 46 memory locations of type M9K. The current designrequires 55 memory locations of type M9K原创 2017-03-04 14:16:26 · 18490 阅读 · 1 评论 -
quartus的Error Can't place multiple pins assigned to pin locatio解决办法
Error (176310): Can't place multiple pins assigned to pin location Pin_6 (IOPAD_X0_Y22_N21)Info (176311): Pin o_epcs_sdo is assigned to pin location Pin_6 (IOPAD_X0_Y22_N21)Info (176311): Pin ~ALT原创 2017-03-03 18:34:57 · 4000 阅读 · 0 评论 -
nios 调试时出现FAILED downloading ELFfailed
Nios调试的时候出现downloadingELFprocess failed但是 烧写 正常并且在调试的过程中提示出错位置Verify failed between address 0x11000 and0x1101FLeaving target processor paused 发现提示错误的器件是epcs其实epcs是没有问题的。通过修改bsp的配置即可原创 2017-04-06 19:57:36 · 8285 阅读 · 1 评论 -
nios烧写报错error code 8 base=0x211000 --epcs --sidp=0x212AA0 --id=0x0 --accept-bad-sysid --device=1
试过了所有的方法,居然发现是代码太大,超出了代码空间的大小。。。原创 2018-03-15 14:30:26 · 1514 阅读 · 0 评论 -
关于quartus ii 破解失败的问题
在quartus的破解时,我按照步骤破解,总是不成功。后来发现是修改license的时候出现问题在破解步骤中,修改license文件的时候,将自己的网卡号替换原本的XXXXXXXXX,而我在license setup中的nid是64d954647ad6 , 64d954647ad4 , 4437e67dfa80 , 64d954647ad5,但是这样替换是不对的。而后我只用64原创 2015-12-08 14:12:32 · 21379 阅读 · 28 评论 -
音频DA转换芯片CS4334及基于FPGA的时钟配置
音频DA转换芯片CS4334及基于FPGA的时钟配置 特征?完整的立体声DAC系统:插入,D / A,输出模拟滤波? 24位转换? 96分贝动态范围? -88 dB的THD + N?低时钟抖动敏感性? +5 V单电源?滤波线路电平输出?片上数字去重?的Popguard®技术?功能兼容CS4330 /三十三分之三十一描述该CS4334系列成...原创 2018-07-28 17:46:38 · 3979 阅读 · 0 评论 -
nios ii串口通信
void uart_stm32_isr(void *context,alt_u32 id)//中断服务函数{ //i1=0; alt_u16 status9; do { status9 = IORD_ALTERA_AVALON_UART_STATUS(UART_TTL_BASE);//等待发送完成 } while (!(status9& ALTER...原创 2018-07-28 17:46:53 · 4881 阅读 · 2 评论 -
FPGA与STM32串口通信
FPGA中,添加一个TTL串口;与STM32串口通信引脚相连。波特率一致; FPGA: void uart_stm32_isr(void *context,alt_u32 id)//中断服务函数{ //i1=0; alt_u16 status9; do { status9 =IORD_ALTERA_AVALON_UART_STATUS(UA原创 2015-09-28 17:28:22 · 13611 阅读 · 2 评论 -
nios ide 编译出错java.net.MalformedURLException unknown protocol e解决方法
Build出错nios ii ide system setting files creationfailed for creation projectSystem settings file creation failed forapplication project. See error log for detailsnios Ⅱ建工程java.net.MalformedURLE原创 2015-09-08 08:56:57 · 2260 阅读 · 0 评论 -
FPGA的latch总结
释义在进行FPGA设计的过程中,经常会在编译程序时发现有一些warning提示生成了一些latch.Latch,中文译成锁存器,是一种对脉冲电平敏感的存储单元电路,它们可以在特定输入脉冲电平作用下改变状态。锁存,就是把信号暂存以维持某种电平状态。锁存器的最主要作用是缓存,其次完成高速的控制其与慢速的外设的不同步问题,再其次是解决驱动的问题,最后是解决一个 I/O 口既能输出也能输入的问题。原创 2015-10-19 17:17:59 · 4268 阅读 · 0 评论 -
FPGA的JTAG下载的错误
(一)检查是否安装驱动。(二)下载器是否由红灯变成黄灯/绿灯。如红灯亮一般情况下,JTAG的与电路板VCC没有供电。(三)检查JTAG连接的线序。(四)检查JTAG电路,检查原理图上TMS,TDI,TDO的上拉和下拉电阻是否与datasheet中一致。原创 2015-10-09 17:43:56 · 8077 阅读 · 0 评论 -
Verifying 000xxxxx ( 0%) Verify failed between address 0xxxxxx and 0xxxxxx Leaving target processor
1. 首先要根据address后面的两个地址判断出错的到底是什么器件。一般情况出现错误的大多是存储器。 判断的方法是根据sopc中的地址,或者是system.h中的地址,查找相应出错的器件。2. 检查硬件焊接是否正常。 很多时候有些问题是硬件焊接造成的,这个主要针对的是自己焊接的板子,一旦地址数据总线有任何焊接问题,都会出现verify failed错误。3.原创 2015-09-24 13:30:18 · 35860 阅读 · 0 评论 -
通信调试经验笔记
1、 在接收的一串数据中,对关键字节的判断、解析。在云台转发主控板信息的代码中,定义了一个长度33的数组,主控板发送的信息中,最长的字节数确实是33,其中ccd_rdata[2]代表该串信号的字节数,但是如果在发送这一个字节的时候受到干扰,云台接收到了不正确的字节数,(实际测试出现过截到的该数据是0X84的情况),这样云台一直接收到它认为的字节数并存到长度33的数组中,那么数组会溢出,而之后又原创 2015-10-16 09:56:22 · 1154 阅读 · 0 评论 -
关于qsys加入epcs后的waring问题
Warning (12251): Kernel: "No matching role found for EPCS:epcs_control_port:endofpacket (endofpacket)"Warning (12251): Kernel: "No matching role found for EPCS:epcs_control_port:dataavailable (dataava...原创 2018-03-15 14:31:11 · 2268 阅读 · 1 评论