SVD分解基于FPGA实现1

现在正在看一篇SVD算法基于FPGA实现的论文,有一些收获。
首先要知道,1.verilog中直接写“ + ”实现两数据相加,综合后的结果是逻辑门组成,在运算量大的时候还是应当选择加法器ip实现,这样便于控制latency

2.使用乘法器ip可以选择使用dsp资源来实现,可以灵活设置流水级数,不占用过多逻辑资源。
在这篇文章里,采用的是单边jacobi算法实现svd分解,模块是这样的。
在这里插入图片描述
他的设计思路给了我一些启发,后续我准备利用他的框架实现svd分解。

  • 1
    点赞
  • 7
    收藏
    觉得还不错? 一键收藏
  • 1
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值