约束衍生时钟

该问题主要是解决时钟约束语句中时钟具体位置怎么找到的。
例如：
create_generated_clock -name clk_samp -source [get_pins clk_gen_i0/clk_core_i0/clk_tx] -divide_by 32 [get_pins clk_gen_i0/BUFHCE_clk_samp_i0/O]

时钟路径就是时钟对应一个个模块往下找到的位置，clk_tx的位置在clk_gen_i0模块下的clk_core_i0模块里。