以太网中的MAC、MII、PHY 详解

结构

从硬件的角度看，以太网接口电路主要由MAC(Media Access Control，MAC)控制器和物理层接口PHY(Physical Layer，PHY)两大部分构成。如下图所示：

但是，在实际的设计中，以上三部分并不一定是独立分开的。由于PHY整合了大量模拟硬件，而MAC则是典型的全数字器件。考虑到芯片面积模拟/数字混合架构的原因，通常，将MAC集成进微控制器，而将phy留在片外。（现在更灵活，密度更高的芯片技术已经可以实现MAC和PHY的单芯片整合。） 下图是网络接口内部结构图，虚框表示CPU，MAC集成在CPU中，PHY芯片通过MII接口与CPU上的MAC连接:

以上是以太网结构大框架，下面分别介绍各个部分。

MAC 

MAC(Media Access Control) 即媒体访问控制层协议。MAC由硬件控制器及MAC通信协议构成。该协议位于OSI七层协议中数据链路层的下半部分，主要负责控制与连接物理层的物理介质。MAC硬件框图如下图所示：

在发送数据的时候，MAC协议可以事先判断是否可以发送数据，如果可以发送将给数据加上一些控制信息，最终将数据以及控制信息以规定的格式发送到物理层；在接收数据的时候，MAC协议首先判断输入的信息是否发生传输错误，如果没有错误，则去掉控制信息发送至LLC（逻辑链路控制）层。该层协议是以太网MAC由IEEE-802.3以太网标准定义。一般以太网MAC芯片的一端连接PCI总线，另一端连接PHY芯片，中间是RGMII接口。

PHY 

PHY是IEEE-802.3中定义的一个标准模块，STA(Station Management Entity，管理实体，一般为MAC或CPU)通过MIIM(MII Manage Interface)对PHY的行为，状态进行管理和控制，而具体管理和控制动作是通过读写PHY内部的寄存器实现的。PHY的节本结构如下图：

PHY在发送数据的时候，收到MAC过来的数据（对PHY来说，没有帧的概念，对它来说，都是数据）然后把并行数据转换为串行流数据，再按照物理层的编码规则把数据编码，再变为模拟信号把数据送出去，收数据的流程反之。

PHY还有个重要的功能就是实现CSMA/CD的部分功能，它可以检测到网络上是否有数据在传送，如果有数据在传送中就等待，一旦检测到网络空闲，再等待一个随机时间后将数据送出去。如果两个碰巧同时送除了数据，那样必将造成冲突，这时候冲突检测机制可以检测到冲突，然后等待一个随机的时间重新发送数据。

PHY寄存器的地址空间为5位，从0到31最多可以定义32个寄存器（随着芯片功能不断增加，很多PHY芯片采用分页技术来扩展地址空间以定义更多的寄存器），IEEE802.3定义了0-15这16个进村器的功能，地址16-31的寄存器留给芯片制造商自由定义，如下表所示：

注：

上图B和E表示在特定接口下，寄存器是基本的还是扩展的。例如：MII接口下只有0和1寄存器是基本的，其它的是扩展的。所为扩展是指留给IEEE以后的扩展特性用，不是给PHY厂商的扩展，PHY厂商自定义的只能是16~31号寄存器 。
在IEEE标准文档及某些PHY手册中，某寄存器的比特(bit)用X.y表示，如0.15表示第0寄存器的第15位。

网口速率和半/全双双工协商是PHY还是MAC实现？

自协商基本原理

自动协商模式是端口根据另一端设备的连接速度和双工模式，自动把它的速度调节到最高的公共水平，即线路两端能具有的最快速度和双工模式。

自协商功能允许一个网络设备能够将自己所支持的工作模式信息传达给网络上的对端，并接受对方可能传递过来的相应信息，从而解决双工和10M/100M速率自协商问题。自协商功能完全由物理层芯片设计实现，因此并不使用专用数据包或带来任何高层协议开销。

自协商功能的基本机制是：每个网络设备在上电、管理命令发出、或是用户干预时发出FLP（快速连接脉冲），协商信息封装在这些FLP序列中。FLT中包含有时钟/数字序列，将这些数据从中提取出来就可以得到对端设备支持的工作模式，以及一些用于协商握手机制的其他信息。当一个设备不能对FLP作出有效反应，而仅返回一个NLP（普通连接脉冲）时，它被作为一个10BASE-T兼容设备。 快速链路脉冲FLP和普通链路脉冲NLP都仅使用于非屏蔽双绞线上，而不能应用在光纤媒体。

自动协商的内容主要包括双工模式、运行速率、流控等内容，一旦协商通过，链路两端的设备就锁定在这样一种运行模式下。

电口和光口自协商主要区别是在OSI 中它们所处的位置不同。对于电口来说,协商发生在链路信号传输之前；对于光口来说, 自协商机制与PCS在同一层, 这意味着光口的协商必须先建立链路同步以后才可以进行协商。

协商过程

如果两端都支持自协商，则都会接收到对方的FLP，并且把FLP中的信息解码出来。得到对方的连接能力。并且把对端的自协商能力值记录在自协商对端能力寄存器中（Auto-Negotiatio Link Partner Ability Register，PHY标准寄存器地址5）。同时把状态寄存器（PHY标准寄存器地址1）的自协商完成bit(bit5)置成1，在自协商未完成的情况下，这个bit一直为0。

然后各自根据自己和对方的最大连接能力，选择最好的连接方式Link。比如，如果双方都即支持10M也支持100M，则速率按照100M连接；双方都即支持全双工也支持半双工，则按照全双工连接。一旦连接建立后，FLP就停止发送。直到链路中断，或者得到自协商Restart命令时，才会再次发送FLP。

为了保证在对端不能支持自协商的情况下也能连接，引入了被称为并行检测（Parallel Detection）的机制。在一端打开自协商，另一端关闭自协商的情况下，连接的建立就依靠并行检测功能实现。

并行检测机制如下：

• 在具有自协商能力的设备端口上，如果接收不到FLP，则检测是否有10M链路的特征信号或100M链路的特征信号。如果设备是10M设备，不支持自协商，则在链路上发送普通连接脉冲（Normal Link Pulse）简称NLP。NLP仅仅表示设备在位，不包含其它的额外信息。如果是100M设备，不支持自协商，则在没有数据的情况下，在链路上一直发送4B/5B编码的Idle符号。

• 并行检测机制如果检测到NLP，则知道对方支持10M速率；如果检测到4B/5B编码的Idle符号，则知道对方支持100M速率。但是对方是否支持全双工、是否支持流控帧这些信息是无法得到的。因此在这种情况下，认为对方只支持半双工，不支持全双工，且不支持流控帧。

  基于以上原理，在对端不打开自协商时，打开自协商的一方只能协商成半双工模式。

802.3协议规定，通过并行检测建立连接后，PHY的状态寄存器（PHY标准寄存器地址1）的自协商完成bit（bit5）依然要置位成1，尽管链路上并非使用了真正的自协商操作。同时规定在自协商完成bit为1的情况下，本地自协商能力寄存器（PHY标准寄存器地址4）和对端自协商能力寄存器（PHY标准寄存器地址5）是有意义的。所以，要把寄存器5中的数据更新。如果建立的连接为10M，则寄存器5的10M能力bit（bit5）置1，其它bit置0，表示对端只能支持10M半双工；如果建立的连接为100M，则寄存器5的100M能力bit（bit7）置1，其它bit置0，表示对端只能支持100M半双工。