Vivado-post simulation

最新推荐文章于 2024-05-25 09:42:53 发布
最新推荐文章于 2024-05-25 09:42:53 发布
阅读量2.3k 收藏 3
点赞数
分类专栏： FPGA 文章标签： POST 后仿真 simulation
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/l471094842/article/details/103334936
版权

 

  1. 环境
  • Window 10专业版
  • Vivado 2017.4

 

  1. 建立vivado工程
  • 打开vivado，点击菜单栏file，新建工程；

  • 点击next，输入工程名称以及选择工程路径

 

  • 点击next，选择默认RTL project即可

  • 点击next，选择add files,添加RTL文件以及仿真文件；

 

 

 

 

 

 

  • 点击next，这里没有添加时序约束，所以不需要；

  • 点击next，选择所需要的器件型号以及封装等

  

 

 

 

 

 

 

  • 点击next，然后点击finish，工程建立完毕；

 

 

  1. 综合实现
  • 确保RTL以及仿真文件添加正确

 

 

 

 

 

 

 

 

  • 双击RUNS SYNTHESIS

  • 运行完成后会弹出一下窗口，点击OK

  • 运行完成后，会弹出一下窗口，点击OK

 

 

  • 查看布局版图，确保IOB添加正确

 

  1. 后仿真运行

点击RUN Simulation,选择Run Post-implementation Timing simulation

运行后，可以看出加了IOB以后，在输出的LED上转换时间明显改善。

 

 

  1. 添加IOB方法

 

简单同学
关注
  • 0
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
xilinx vivado的五种仿真模式和区别
qq_33300585的博客
04-13 2432
xilinx vivado的五种仿真模式和区别
Vivado中的五种仿真模式比较
伊丽莎白的学习之路
03-20 1869
在数字电路设计过程中，通常涵盖三个主要阶段：源代码编写、综合处理以及电路的实现，相应地，电路仿真的应用也与这些阶段紧密相关。根据不同设计阶段的需求，仿真可以被划分为RTL行为级仿真、综合后的门级功能仿真以及时序仿真。这样的仿真流程框架不仅适用于FPGA/CPLD的设计，而且也同样适合于集成电路（IC）的设计。**如果行为仿真下面的四个模式是灰色的无法选中说明你还没有对你的文件进行综合和布局布线还未生成相应的网表和延时信息等待无法进行仿真。
Vivado 使用教程（个人总结）
最新发布
年糕的博客
05-25 3642
Vivado 是一个功能强大的 FPGA 开发工具，提供了从设计输入到实现、验证、调试和下载的完整流程。本文详细介绍了 Vivado 的使用方法，包括项目创建、设计输入、约束文件、综合与实现、仿真、调试、下载配置、优化技巧等步骤。通过这些内容的学习和实践，可以有效提高 FPGA 设计的性能和可靠性。
Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现（implementation）的区别？
孤独的单刀
12-13 2万+
Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现（implementation）的区别？
Quartus中Technology Map Viewer(Post-Fitting)、Chip Planner和Time Analyzer联合使用
硬码农二毛哥的博客
12-16 2093
Quartus中常用工具如下图所示，下面介绍一下如何将Technology Map Viewer(Post-Fitting)、Chip Planner和Time Analyzer结合起来使用，以及如何进行布局约束。 Technology Map Viewer(Post-Fitting) 当对代码进行全编译后，可以查看Technology Map Viewer(Post-Fitting)，此时看到图中信号都发生了变化，看这个图有什么用呢？目前我发现有 两个用处： 当需要在Chip Planner中查看某个
Vivado中常用的几种仿真浅论
a9062985的博客
06-28 1475
（Synthesis）综合——报告 （Run Post-synthesis Timing Simulation）综合时序仿真——波形 （Implementation）执行——报告 执行完成后的报告比综合后的报告相比，是精确的分析和评估 （Run Post-Implementation Timing Simulation）布局布线后时序仿真——波形 布局布线后仿真加入了延迟这要比综合后的时序更加接近真实的情况 ...
ug900-vivado-logic-simulation.pdf
04-23
本用户指南——"UG900-vivado-logic-simulation.pdf"聚焦于Vivado中的逻辑仿真功能，版本号为2022.2，发布日期为2022年10月19日。 逻辑仿真在数字电路设计中扮演着至关重要的角色，它允许设计者在实际硬件制造之前...
ug902-vivado-high-level-synthesis（中文）.pdf
08-09
ug902-vivado-high-level-synthesis（中文）、HLS学习必备开发文档
ug953-vivado-7series-libraries.pdf
04-23
Vivado Design Suite 7 Series FPGA and Zynq-7000 SoC Libraries Guide (UG953 v2022.2) 是一份详细文档，旨在为用户介绍在设计7系列FPGA（Field-Programmable Gate Array）以及Zynq-7000系统级芯片（System-on-...
ug901-vivado-synthesis.pdf
05-27
最新版Vivado综合User Guide
20201009_约束文件ug903-vivado-using-constraints.pdf
10-16
20201009_约束文件ug903-vivado-using-constraints.pdf
Vivado simulation使用简介
u011816009的博客
02-13 1万+
作为FPGA入门小白，使用vivado simulation进行仿真分析是必不可少的，但是对simulation界面的使用一直不是很熟悉，现在此做详细的总结。 基本操作 Vivado Simulator是一款硬件描述语言事件驱动的仿真器，支持功能仿真和时序仿真，支持VHDL、Verilog、SystemVerilog和混合语言仿真。点击运行仿真后，工具栏中显示了控制仿真过程的常用功能按钮： 上述...
VCS-数字逻辑仿真工具实践（听课记录）
杰之行的博客
02-05 3443
写在前面： 百度是这样介绍VCS的： VCS是编译型Verilog模拟器，它完全支持OVI标准的Verilog HDL语言、PLI和SDF。VCS具有目前行业中最高的模拟性能，其出色的内存管理能力足以支持千万门级的ASIC设计，而其模拟精度也完全满足深亚微米ASIC Sign-Off的要求。 VCS结合了节拍式算法和事件驱动算法，具有高性能、大规模和高精度的特点，适用于从行为级、RTL到Sign-Off等各个阶段。VCS已经将CoverMeter中所有的覆盖率测试功能集成，并提供VeraLite、Cycle
集成电路版图设计（一）
钢丝
06-04 1万+
学习版图知识
Vivado18.3-Vivado Simulator仿真 学习笔记
weixin_42151221的博客
11-30 9720
本视频学习自正点原子ZYNQ领航者FPGA视频-P9 1.Vivado Simulator仿真简介 Vivado 设计套件内部集成了仿真器Vivado Simulator，能够在设计流程的不同阶段运行设计的功能仿真和时序仿真，结果可以在Vivado IDE 集成的波形查看器中显示。Vivado 还支持与诸如ModelSim、Verilog Compiler Simulator (VCS)、Qu...
Quartus II工具1——signaltap
pad_nuannuan的专栏
06-10 7204
有事工作的原因，开始真正的去了解signaltap，以前在校时
Vivado几种仿真模式比较
msrgr的专栏
11-16 1万+
Vivado中的5种仿真模式   1、run behavioral simulation 行为级仿真，也是通常说的功能仿真 2、post-synthesis function simulation综合后的功能仿真 3、post-synthesis timing simulation综合后带时序信息的仿真，和真实运行的时序就相差不远了 4、post-implementation funct...
VIVADO 中的几种仿真选项以及功能仿真、前仿真、后仿真、时序仿真
热门推荐
芒果爱火锅的博客
07-16 2万+
run behavioral simulation run post-synthesis simulation run post-synthesis timing simulation run post-implementation function simulation run post-implementation timing simulation 运行行为仿真 运行综合后仿真 运行综合后...
【转】post-simulation相关问题及解决方法
lijiuyangzilsc的专栏
07-13 3530
1.PR后的timing rpt没有时序违反，那sdf里负的hold 是什么意思，是好是坏？ setup,hold的本质是数据不能在clock变化的周围变化, 否则会出错, 把在clock前的叫setup, clock后的叫hold, 其实是一个窗口 (violation window). 但是由于一个触发器内部本身也有delay, 假如data path没delay, clock path有delay, 那么这个窗口从触发器外部看起来的话, 就是往左移了, 移得太多, 就可能让hold timing..
ug902-vivado-high-level-synthesis.pdf
08-01
ug902-vivado-high-level-synthesis.pdf是Vivado高级综合用户指南的文件。Vivado高级综合是一种将高级语言（如C、C++或SystemC）编写的代码转换为可在FPGA上运行的硬件描述语言（HDL）的工具。该指南提供了使用Vivado高级综合的详细说明和指导。 这个文件的主要目的是帮助用户了解如何使用Vivado高级综合工具来实现高级语言代码到FPGA的转换。它包含了关于Vivado高级综合工具的概述，并提供了详细的步骤和示例来指导用户进行代码转换的过程。文件中还介绍了Vivado高级综合的一些关键概念和术语，以及一些常见问题的解答。 这个文件适用于具有一定FPGA开发和高级语言编程经验的用户。用户可以通过阅读这个文件来了解如何使用Vivado高级综合工具来提高硬件设计的效率和简化开发过程。通过使用Vivado高级综合，用户可以更快速地将高级语言代码转换为可在FPGA上运行的硬件，从而加快了开发周期，并提高了设计的可移植性和易维护性。 总之，ug902-vivado-high-level-synthesis.pdf是一份详细的用户指南，旨在帮助用户了解和使用Vivado高级综合工具，以便更高效地将高级语言代码转换为FPGA上的硬件描述语言。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

简单同学

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值