verilog定义一个1Khz的闪灯程序
每一个always都会有一个end,同时也定义了启动条件,比如posedge clk50m(posedge 表示THR的上升沿到来时)
///landy
(mark_debug = “true”) reg [31:0] cnt; //定义一个计数器计时
localparam F_K_1 = 50_000;
reg [15:0] cnt_1k;
(mark_debug = “true”)reg clk_1khz;
always@(posedge clk50m)
begin
if(rs
原创
2021-10-22 15:14:02 ·
248 阅读 ·
0 评论