高速模数混合PCB设计

最近在做一个100M采样的板子，查了一些资料，总结了一下需要注意的一些事项

0       补充：多通道AD采集时，每个AD采集芯片电源附近加个隔离电感，10nh就可以。

1       ADC开关数字信号输出会产生瞬时噪声，并向后耦合到ADC中敏感的模拟电路部分，从而引发故障。缩短输出走线长度以减小ADC驱动的电容负载有助于减小这一影响，在ADC输出端放置串行电阻也可以降低输出电流尖峰。ADC数据手册通常对此也有一些设计建议

2        ADC四周连接旁路和关键电容的走线宽度应尽可能大以使阻抗和电感最小，尽可能减小回路面积。建议走线宽度大于或等于10mil。如果元件不在地平面之上，则接地走线也应尽可能宽。这包括PCB设计中使用的接地热焊盘。

3        通过使用表面贴器件，将所有的旁路电容放置在尽可能靠近器件的位置，最好放在PCB上，与ADC的同一面

4        在ADC电路和板上可能包含在的任何其它相邻电路之间使用接地“岛”。例如，如果在一个单层板上使用了多个ADC，则在这些ADC相关电路之间使用地平面来隔离它们。使用地线“隔离”ADC电路和PCB上的其它任何相邻电路。例如：一个PCB上有多个ADC时，利用地平面将每个ADC的相关电路隔离开来。

 

5        地层不分割,一个更好的解决方案就是对所有这些电路都只设计单个地平面。这依赖于模拟和数字电路的严格的布局隔离，不管怎样，这是隔离的平面必需的。单个平面的一大优势在于不再需要挑选出干扰信号的隐藏通道，例如电源连接，它可以将来自数字电路的噪声过渡到模拟电路中。保持一个完整的完整地平面是获得最低系统电平噪声的首选方法。

 

6        当心频率较低时，不考虑信号线的感抗，信号的回流路径主要沿着最低电阻路径，即几何最短路径。

 

7        当信号大于1khz时，信号的回流路径则要考虑电感感抗的存在，经研究分析可知，对于的印制信号线的下方是回流最小阻抗路径。

 

8        50mil的PCB走线约0.4nH电感，1个10mil过孔约1－1.8nH。在较高频率下（100MHz），`走线和过孔将引入不可忽略的感抗

9       在高频情况下，印刷电路板上的布线的分布电容会起作用，当长度大于噪声频率相应波长的1/20 时，就会产生天线效应，噪声就会通过布线向外发射。

从上面这个实际测量的结果来看，PCB 上存在一个22.894MHz 的干扰源，而敷设的
铜皮对这个信号很敏感，作为“接收天线”接收到了这个信号，同时，该铜皮又作为“发
射天线”向外部发射很强的电磁干扰信号。
我们知道，频率与波长的关系为f＝ C/λ。
式中f 为频率，单位为Hz，λ为波长，单位为m，C 为光速，等于3×108 米/秒
对于22.894MHz 的信号，其波长λ为：3×108/22.894M=13 米。λ/20为65cm。
 

本PCB 的敷铜太长，超过了65cm，从而导致产生天线效应。目前，我们的PCB 中，普遍采用了上升沿小于1ns 的芯片。假设芯片的上升沿为1ns，其产生的电磁干扰的频率会高达fknee = 0.5/Tr ＝500MHz。对于500MHz的信号，其波长为60cm，λ/20=3cm。也就是说，PCB上3cm长的布线，就可能形成“天线”。