lhwcake的博客

在验证的过程中, 总会老工程师提到, 需要做一个计数器, 来检测中断请求和响应匹配.这是一个直觉且直接的想法, 中断检测计数器会在仿真从开始工作到结尾.这个检测机制可以使用assertion 进行表述, 比如当req发生时候, 5个周期内可以得到响应, 只要每个请求得到满足 , 可以充分说明, 中断响应和请求是配对的.ack_chk: assert property( @( posedge clk) sig_req |-> ## [1:5] sig_ack);在实际电路中,...

关键词 : [数字验证] [形式验证] [时钟域]背景: 在实际项目中, 对于存储器的读写存在上百根连线, 需要确认这些连线是否正确, 以及是否连接到正确的时钟域. vc_formal 和 jaspergold 都提供了连接性检查工具(Connectivity Checking).SYNP CC 的描述如下:https://www.synopsys.com/zh-cn/verification/static-and-formal-verification/vc-formal.html...