数字验证, 时钟域连线检查, 基于formal cc 的尝试

关键词 : [数字验证] [形式验证] [时钟域]

背景: 在实际项目中, 对于存储器的读写存在上百根连线, 需要确认这些连线是否正确, 以及是否连接到正确的时钟域. vc_formal 和 jaspergold 都提供了连接性检查工具(Connectivity Checking). 

 

SYNP CC 的描述如下:  https://www.synopsys.com/zh-cn/verification/static-and-formal-verification/vc-formal.html

 

• SoC 级连接性检查 (CC)：SoC 级的连接性验证。灵活的输入格式易于集成。强大的调试能力，包括值注释、原理图查看、源代码浏览和分析报告速度分析。自动分析未连接的连接性检查的根本原因，可以大大节省调试时间。

需求: 检查某个block 上的型号来自某个时钟域(受某个时钟域控制)

思路(待检验) : 通过脚本用正则匹配列出各个层级, 相关模块的控制信号, 时钟, 复位; 与对应的源时钟进行连接性检查.