![](https://img-blog.csdnimg.cn/20190918140012416.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
CPU
文章平均质量分 73
CPU及其安全
limanjihe
这个作者很懒,什么都没留下…
展开
-
iverilog安装-从下载到安装
从github下载编译安装并测试iverilog源码下载路径:git clone https://github.com/steveicarus/iverilog安装依赖:readline 4.2termcapgperf 3.0bison and flexg++Makeautoconf 2.53可以根据安装过程提示再逐步安装对应依赖;编译安装过程:$ cd iverilog $ ./autoconf.sh$ ./configure --prefix=/my/special/d原创 2022-01-15 19:54:33 · 4206 阅读 · 0 评论 -
一文看懂RISC-V的RV32I指令集
reference: <riscv-spec.pdf>1.RV32I指令集格式六种基本指令格式,分别是:目的类型用于寄存器-寄存器操作R 类型指令用于短立即数和访存 load 操作I 型指令用于访存 store 操作S 型指令用于条件跳转操作B 类型指令用于长立即数U 型指令用于无条件跳转J 型指令 如下所述,分支指令(B 类型)的立即数字段在 S 类型的基础上旋转了 1 位。跳转指令(J类型)的直接字段在 U 类型的原创 2022-01-09 17:40:04 · 14431 阅读 · 1 评论 -
riscv-gnu-toolchain工具链-从下载到运行
reference: 利用码云镜像快速拉取riscv-gnu-toolchain工具链riscv-gnu-toolchain是riscv的gcc交叉编译工具链github地址为:https://github.com/riscv/riscv-gnu-toolchain/tree/master正常拉取的步骤为:git clone git@github.com:riscv/riscv-gnu-toolchain.gitcd riscv-gnu-toolchaingit submodule updat原创 2022-01-07 23:18:48 · 17058 阅读 · 12 评论 -
ARM安全
ARM安全技术-使用TrustZone技术构建安全系统(翻译)原创 2021-12-22 10:33:52 · 1732 阅读 · 0 评论 -
16位单周期CPU设计
reference : http://blog.csdn.net/hyhop150/article/details/51439627 (有其他价值的文档)使用工具:Xilinx ISE 14.7指令的Control真值表架构设计:宏定义表格指令解析:仿真:工程项目实现的链接:点击打开链接转载 2016-08-31 20:53:49 · 1515 阅读 · 0 评论 -
Chisel语言
reference:谈谈chiselgithub-Chipsalliance/chisel第零章 序 Chisel教程汇总Chisel是由伯克利大学发布的一种开源硬件构建语言,通过使用高度化的参数生成器和分层的专用硬件设计语言来支持高级硬件设计。重要特性:内嵌Scala编程语言层次化+面向对象+功能构建使用Scala中的元编程可以高度地参数化支持专用设计语言的分层生成低级Verilog设计文件,传递到标准ASIC或FPGA工具采用Chisel设计的电路,经过编译,可以得到针对FPGA、原创 2021-08-26 14:27:50 · 1450 阅读 · 0 评论 -
MSHR(Miss Status Handling Register)
reference:※https://baike.baidu.com/item/MSHR/5968221?fr=aladdin※https://blog.csdn.net/dark5669/article/details/53895775※Li C, Song S L, Dai H, et al. Locality-Driven Dynamic GPU Cache Bypassing[J]. 2015.※超标量处理器设计,姚永斌,p314,要支持非阻塞cache,在处理器中就需要将那些已经产生D-C转载 2021-08-26 11:23:03 · 2242 阅读 · 0 评论