FPGA
limanjihe
这个作者很懒,什么都没留下…
展开
-
信号完整性之阻抗匹配与端接方法
信号完整性之阻抗匹配与端接方法1. 前言随着电子技术的发展,电路的规模越来越大,单个器件集成的功能越来越多,速率越来越高,而器件的尺寸越来越小。由于器件尺寸的减小,器件引脚信号变化沿的速率变得越来越高,导致SI问题越来越突出。SI (Signal Integrity,信号完整性)与以下几个因素有关:反射、串扰、辐射。反射是由信号传输路径上的阻抗不连续造成的;串扰与信号的间距有关;辐射则与高速器件自身以及PCB设计均有关。2. 信号的阻抗匹配信号的阻抗匹配是影响信号完整性最主要的.转载 2020-10-26 20:53:06 · 9850 阅读 · 2 评论 -
FPGA加油站
reference:Xilinx午后加油站精选原创 2020-05-06 20:27:01 · 272 阅读 · 0 评论 -
FMC(FPGA Mezzanine card)连接器
reference:http://www.cnjat.com/zixun/ynjd/1556.html一、FMC标准 FMC标准描述了一个通用的模块,它是以一定范围的应用,环境和市场为目标的。 该标准由包括 FPGA 厂商和最终用户在内的公司联盟开发,旨在为基础板(载卡)上的 FPGA 提供标准的夹层板(子卡)尺寸、连接器和模块接口。通过这种方式...原创 2020-05-04 09:31:41 · 2892 阅读 · 0 评论 -
IS42S16400F-SDRAM
download:https://pdf1.alldatasheet.com/datasheet-pdf/view/310978/ISSI/IS42S16400F-7TLI.html原创 2020-05-06 20:29:03 · 1095 阅读 · 0 评论 -
使用FIFO积累
使用FIFO积累 FIFO是在FPGA设计中使用的非常频繁,也是影响FPGA设计代码稳定性以及效率等得关键因素。我总结一下我在使用FIFO过程中的一些心得,与大家分享。 我本人是做有线通信的,所做的设计中大量的使用到FIFO,用于报文的缓存。我经常使用一个FIFO存报文内容,另一个FIFO存报文的长度,两者配合使用。 在数据连续读取时,...原创 2018-10-11 14:27:34 · 979 阅读 · 0 评论 -
浮点数的定点化
定点化、浮点数转载 2017-09-04 09:00:14 · 4902 阅读 · 0 评论 -
记一次FPGA特别低级的错误
遗忘掉进制信息造成的ERROR.如果没有进制信息,38译码器输出的结果十分令人蛋疼,反应了一会才发,原理进制信息忘了。编译提醒,没有顶层文件。反应了一会发现,工程名字和文件名字不一致。也有可能出现,没有将问价加载近Project Navigator的情况。原创 2016-09-06 01:22:16 · 678 阅读 · 0 评论 -
FPGA/CPLD设计的几个常用技巧
FPGA/CPLD 的设计思想与技巧是一个非常大的话题,由于篇幅所限,本文仅介绍一些常用的设计思想与技巧,包括乒乓球操作、串并转换、流水线操作和数据接口的同步方法。希望本文能引起工程师们的注意,如果能有意识地利用这些原则指导日后的设计工作,将取得事半功倍的效果! 乒乓操作 “ 乒乓操作 ” 是一个常常应用于数据流控制的处理技巧,典型的乒乓操作方法如图 1 所示。 乒乓操作的转载 2016-08-23 19:16:49 · 1102 阅读 · 0 评论 -
FPGA开发流程:详述每一环节的物理含义和实现目标
reference:http://www.dzsc.com/data/2015-3-16/108011.html要知道,要把一件事情做好,不管是做哪们技术还是办什么手续,明白这个事情的流程非常关键,它决定了这件事情的顺利进行与否。同样,我们学习FPGA开发数字系统这个技术,先撇开使用这个技术的基础编程语言的具体语法、使用工具和使用技巧不谈,咱先来弄清楚FPGA的开发流程是什么。FPGA转载 2016-09-04 23:48:22 · 6245 阅读 · 0 评论 -
若FPGA开发板没有AS端口,如何永久保存程序?
reference : http://bbs.elecfans.com/jishu_935978_1_1.html前面工程已经全都配置好了,也全都编译了一次后,就可以把程序下载的开发板进行运行了。在菜单栏中找到Tools--> Programmer,打开后进入如下界面。这时,没有自动识别到下载器。点击 “Hardware Setup…”转载 2016-09-04 22:15:57 · 2084 阅读 · 0 评论 -
ModelSim仿真流程
1、 运行ModelSim,如果上一次使用ModelSim建立过工程,这时候会自动打开上一次所建立的工程;2、 点击File->New->Project,在Project Name中我们输入建立的工程名,在Project Location中输入工程保存的路径,注意ModelSim不能为一个工程自动建立一个目录,这里我们最好是自己在Project Location中输入路径来为工程建立目录,转载 2015-03-20 22:21:37 · 1176 阅读 · 0 评论 -
异步FIFO的FPGA实现
REFERCE:http://www.cnblogs.com/BitArt/archive/2013/04/10/3010073.html 本文大部分内容来自Clifford E. Cummings的《Simulation and Synthesis Techniques for Asynchronous FIFO Design》,同时加上一些自己的一些理解,有兴趣的朋友可以阅读原转载 2016-08-31 09:38:14 · 666 阅读 · 0 评论 -
用Verilog语言实现奇数倍分频电路3分频、5分频、7分频
reference : http://blog.chinaunix.net/uid-24765042-id-2585201.html http://blog.sina.com.cn/s/blog_74da86160100w629.html 分频器是FPGA设计中使用频率非常高的基本设计之一,尽管在目前大部分设计中,广泛使用芯片厂家集成的锁相转载 2016-08-31 11:24:54 · 43497 阅读 · 2 评论 -
三段状态机的思维陷阱
reference: http://bbs.ednchina.com/BLOG_ARTICLE_3003230.HTM 用三段式描述状态机的好处,国内外各位大牛都已经说的很多了,大致可归为以下三点:1.将组合逻辑和时序逻辑分开,利于综合器分析优化和程序维护;2.更符合设计的思维习惯;3.代码少,比一段式状态机更简洁。 对于第一点,我非常认可,后两点在Clifford转载 2016-08-31 11:30:15 · 1025 阅读 · 0 评论 -
三段式序列检测器的实现
reference : http://www.cnblogs.com/yulongchen/archive/2013/02/13/2911046.html 第一次用verilog上机建模,深刻体会到看书所掌握不到的体会。有时候看书无法细心观察到的东西,在敲实验代码的时候,或许能够体现出来。现将第一次的体会记录如下。还是先将verilog代码写下 1 /**********原创 2016-08-31 20:51:32 · 6676 阅读 · 1 评论 -
FPGA开发基本流程及注意事项
本文是根据FPGA技术牛人历年来的经验所总结出来的关于FPGA开发基本流程及注意事项基本介绍,希望给初学者丁点帮助。众所周知,FPGA是可编程芯片,因此FPGA的设计方法包括硬件设计和软件设计两部分。硬件包括FPGA芯片电路、 存储器、输入输出接口电路以及其他设备,软件即是相应的HDL程序以及嵌入式C程序。 本文引用地址:http://www.eepw.com.cn/article/221688.转载 2015-11-19 19:24:32 · 2301 阅读 · 0 评论 -
Quartus II 11.0 安装过程
最近无聊,买个个FPGA板,重新把以前的verilog的东西拾起来。购买了一款入门级的FPGA开发板,先把基本的EDA环境给建立下。先装个ALTERA的Quartus II 11.0,店家送的破解软件。Quartus ii 11.0和以前的老版本相比,器件需要单独安装,不再默认。很顺利的装完了,剩下破解了。OK!原创 2016-08-22 23:45:57 · 4255 阅读 · 0 评论 -
建立一个简单的quartus ii工程(重在流程)
第一步:根据向导,建立工程;第二步:输入RTL代码;第三步:编译;第四步:分配引脚; 注意:assignment editor 与 pin planner 区别。第五步: 在assignments -> device -> device and pin options -> as input tri-stated 。 为了,保护芯片等器件不原创 2016-08-23 01:02:50 · 2283 阅读 · 0 评论 -
基于FPGA的CRC校验码生成器
reference: http://www.cnblogs.com/BitArt/archive/2012/12/26/2833100.html1.概述 CRC即Cyclic Redundancy Check,循环冗余校验,是一种数字通信中的常用信道编码技术。其特征是信息段和校验字段的长度可以任意选定。2.CRC校验的基本原理: CRC码是由两部分组成的,前部分转载 2016-08-31 17:44:14 · 12675 阅读 · 4 评论 -
FPGA产生基于LFSR的伪随机数
reference: http://www.cnblogs.com/BitArt/archive/2012/12/22/2827005.html1.概念 通过一定的算法对事先选定的随机种子(seed)做一定的运算可以得到一组人工生成的周期序列,在这组序列中以相同的概率选取其中一个数字,该数字称作伪随机数,由于所选数字并不具有完全的随机性,但是从实用的角度而言,其随机程度已足够转载 2016-09-01 16:31:10 · 5860 阅读 · 1 评论 -
对BOOTH乘法器的理解
reference : http://chengcheng198897.blog.163.com/blog/static/198067355201263033911246/在微处理器芯片中,乘法器是进行数字信号处理的核心,同时也是微处理器中进行数据处理的关键部件。乘法器完成一次操作的周期基本上决定了微处理器的主频。乘法器的速度和面积优化对于整个CPU的性能来说是非常重要的。原创 2016-09-02 16:55:03 · 15187 阅读 · 3 评论 -
同步器
同步器一、RTL代码/**********************************************************程序名称:同步器简要说明:异步输入脉冲宽度小于时钟周期的信号,输出一个时钟周期的同步脉冲信号编写:武书肖最后更新:2015年4月12日星期日***************************转载 2016-08-23 20:17:23 · 1096 阅读 · 0 评论