lin200753的专栏

原创 PCIE 层次结构

This document specifies the architecture in terms of three discrete logical layers: the Transaction Layer, the Data Link Layer, and the Physical Layer. Each of these layers is divided into two section

原创 EOS ESD

一、什麼是EOS？ EOS为Electrical Over Stress的缩写，指所有的过度电性应力。当外界电流或电压超过器件的最大规范条件时，器件性能会减弱甚至损坏。 EOS通常产生于1.电源(AC/DC) 干扰、电源杂讯和过电压。2.由于测试程式切换（热切换）导致的瞬变电流/峰值/低频干扰。其过程持续时间可能是几微秒到几秒（也可能是几纳秒），很短

原创 ROOT COMPLEX

The capability to route peer-to-peer transactions between hierarchy domains层次结构域through a Root Complex is optional and implementation dependent并且取决于实现方式. For example, an implementation may incorpora

原创 PCIE link

link是两个设备之间的二对双向差分线连接起来的。时钟由数据中解码得到Signaling rate 信令速率– Once initialized, each Link must only operate at one of the supported signalinglevels. For the first generation of PCI Express technol

原创 linux命令

设备信息查看专题：1.查看CPU： cat /proc/cpuinfo 或top后再按11.1 cpu物理个数： cat /proc/cpuinfo|grep "physical id"|sort|uniq|wc -l1.2 每个cpu核数： cat /proc/cpuinfo|grep "cpu cores"|uniq1.3 每个物理cpu中逻辑cpu(core/threads)

原创 PCIE路由

转载 Flash芯片的通病

Flash芯片在写入数据的时候有诸多效率低下的地方。包括现在常用的U盘以及SSD中的Flash芯片，或者Bios常用的EEPROM，它们都不可避免。1. Flash芯片存储的通病之一：Erase Before Overwrite对于机械磁盘来说，磁盘可以直接用磁头将对应的区域磁化成任何信号，如果之前保存的数据是1，新数据还是1，则磁头对1磁化，结果还是1；如果新数据是0，则磁头对1

转载 PCIE 设备扫描的过程

初步了解完PCI总线标准之后，我们接下来正式开始PCIe设备的漫游之旅。从我们按下PC的电源按钮开始，BIOS就接管系统控制权开始工作，它会先进行一些内存和设备的初始化工作（当然，也包括我们的PCI设备），由于商业上的原因，Phoenix等厂商的BIOS代码需要授权协议，在此，我们以另外一个款开源BIOS（openbios）为例，来剖析BIOS中，我们的PCIe设备是如何被找到以及初始化的。

原创 SSD

固态硬盘（Solid State Drives），简称固盘，固态硬盘（Solid State Drive）用固态电子存储芯片阵列而制成的硬盘，由控制单元和存储单元（FLASH芯片、DRAM芯片）组成。固态硬盘在接口的规范和定义、功能及使用方法上与普通硬盘的完全相同，在产品外形和尺寸上也完全与普通硬盘一致。其芯片的工作温度范围很宽，商规产品（0~70℃）工规产品（-40~85℃）。由于固态硬

原创 眼图－－PCIE

1眼图基本概念1.1 眼图的形成原理眼图是一系列数字信号在示波器上累积而显示的图形，它包含了丰富的信息，从眼图上可以观察出码间串扰和噪声的影响，体现了数字信号整体的特征，从而估计系统优劣程度，因而眼图分析是高速互连系统信号完整性分析的核心。另外也可以用此图形对接收滤波器的特性加以调整，以减小码间串扰，改善系统的传输性能。用一个示波器跨接在接收滤波器的输出端，然后调整示波器扫描周期，使示

原创 PCIe总线规范与总线频率和编码的关系

在PCIe总线V1.x和V2.0规范在物理层中使用8/10b编码，即在PCIe链路上的10 bit中含有8 bit的有效数据；而V3.0规范使用128/130b编码方式，即在PCIe链路上的130 bit中含有128 bit的有效数据。在PCIe总线中，使用GT(Gigatransfer)计算PCIe链路的峰值带宽。GT是在PCIe链路上传递的峰值带宽，其计算公式为总线

原创 post===non posted transaction事务类型学习－－PCIE学习笔记

、就其中posted 与non-posted transaction来说可以看PCI中的讲解1.3.2 Posted和Non-Posted传送方式PCI总线规定了两类数据传送方式，分别是Posted和Non-Posted数据传送方式。其中使用Posted数据传送方式的总线事务也被称为Posted总线事务；而使用Non-Posted数据传送方式的总线事务也被称为Non-P