UG949 && UG1292 时序收敛

已于 2023-08-29 22:09:39 修改
阅读量2.6k 收藏 50
点赞数 2
分类专栏： # 手册阅读 文章标签： FPGA
于 2019-08-25 11:01:03 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/linbian1168/article/details/100060021
版权

文章目录

UG949设计方法学

原则

在这里插入图片描述

理解时序报告

在这里插入图片描述

设计基准

在这里插入图片描述

时钟域交汇约束

检查时钟关系

使用 report_clock_interaction Tcl 命令查看时钟之间的关系。该报告给出一个源时钟和目标时钟的表格。每个单元中的颜色都表示时钟之间的交互类型，其中包括它们之间的任何现有约束。
在这里插入图片描述

明确严格的时序要求

在这里插入图片描述

同时约束主时钟和生成时钟

在这里插入图片描述

限制 I/O 约束和时序例外

大部分时序违规都存在于内部路径上。在首次基准 (baseline) 设计迭代过程中无需 I/O 约束，尤其对于发送和捕获寄存器位于 I/O bank 内部的 I/O 时序路径来说更不需要 I/O 约束。在设计及其它约束已稳定并且时序接近收敛之后，就能添加 I/O 时序约束。

评估WNS

在这里插入图片描述

分析解决时序违例

在这里插入图片描述

确定根源

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

分析路径特性

report_design_analysis -max_paths 50 -setup -name design_analysis_postRoute

在这里插入图片描述

查看逻辑层次分布

report_design_analysis -logic_level_distribution -logic_level_dist_paths 5000 -name design_analysis_prePlace
report_design_analysis -logic_level_distribution -min_level 16 -max_level 20 -logic_level_dist_paths 5000 -name design_analysis_1

拥塞

相关warning和info

WARNING: [Place 46-14] The placer has determined that this design is highly congested and may have difficulty routing
INFO: [Route 35-449] Initial Estimated Congestion

报告设计分析复杂性报告
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

解决关键路径上的高扇出

在这里插入图片描述

UG1292快速指南

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

博文链接

第32讲 UltraFast设计方法学（11）：时序收敛之10个时序收敛技巧

Vivado工程经验与时序收敛技巧

山音水月
关注
  • 2
    点赞
  • 踩
  • 50
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
UltraFast 设计方法时序收敛快捷参考指南 (UG1292).pdf
06-17
UltraFast 设计方法时序收敛快捷参考指南 (UG1292)，提供了简化的分步骤快速收敛时序流程，适用于 Vivado Design Suite
xilinx-ug949中文版vivado设计方法学
09-19
xilinx FPGA设计方法，xilinx官方出品的中文版。学习vivado非常好的资料。
中文版 UG949-vivado-design-methodology-UltraFast 设计方法指南（适用Vivado)
03-23
中文版 c_ug949-vivado-design-methodology-UltraFast 设计方法指南（适用Vivado)
赛灵思 Xilinx UG949 - UltraFast 设计方法指南（适用于赛灵思 FPGA 和 SoC）（中文版） (v2020.2)
weixin_45825101的博客
06-20 497
文件类型: 方法指南 (Methodology Guides) 本文档旨在描述推荐的设计方法，帮助用户在 Vivado® Design Suite 中有效利用赛灵思 FPGA 器件资源，并加速完成设计实现和时序收敛。提供推荐方法背后的原理，以支持用户制定出明智的设计决策。 下载链接： ...
ug949-vivado-操作手册.pdf
10-02
ug949-vivado-操作手册，官方手册翻译成中文版，方便vivado工具的熟练掌握及使用。
UG949_引言
weixin_39673080的博客
02-12 1366
UG949_引言UltraFast设计方法设计方法需求总结 UltraFast设计方法 虽说ug949是UltraFast设计方法的文档，但我更觉得它更像是是对7系列芯片以及配套的工具软件Vivado的一种解释，因为新的开发思想和设计哲学早已包含在芯片和软件里，这篇文档要做的是用文字表现出来，使开发人员“最大限度提高系统集成和设计实现生产力”。文档内容相当全面，但是比较梗概，本系列我想做的事情就是...
Vivado 设计套件的UltraFast 设计方法指南(UG949) - 赛灵思
09-07
Vivado 设计套件的UltraFast 设计方法指南(UG949) - 赛灵思
Xilinx-FPGA-User-Guide-UG949
05-25
UFDMA设计方法学，指导设计人员从设计之初即采用正确方法，从早期阶段开始对设计目标（包括 RTL、时钟、管脚和 ...在每个设计阶段中务必正确定义和确认设计，这有助于缓解后续实现阶段的时序收敛、布线收敛和功耗问题。
UG906 Vivado Design Suite User Guide
最新发布
06-23
《UG906 Vivado Design Suite用户指南：设计分析与收敛技术》是Xilinx公司为开发者提供的一份详尽的参考资料，旨在帮助用户熟练掌握Vivado Design Suite的设计流程、分析方法以及如何实现设计的快速收敛。...
xilinx ug906时序分析需要看
10-14
本文档涵盖了如何驱动 AMD Vivad Design Suite 来分析和改善您的设计，其中详解了下列主题： 使用 Vivado 集成设计环境 (IDE) 来查看消息、...生成所有网表、时序和设计收敛报告； 智能设计运行、QoR 建议和 ML 策略。
c_ug949-vivado-design-methodology.pdf
12-12
UltraFAST 设计方法指南（适用于 Vivado Design Suite）即ug949中文版，V2019.1
ug949-vivado-design-methodology.pdf
09-10
The Xilinx® UltraFast™ design methodology is a set of best practices intended to help streamline the design process for today’s devices. The size and complexity of these designs require specific steps and design tasks to ensure success at each stage of the design. Following these steps and adhering to the best practices will help you achieve your desired design goals as quickly and efficiently as possible.
Vivado 设计套件的 UltraFast 设计方法指南 (UG949).pdf
07-31
Vivado 设计套件的 UltraFast 设计方法指南 (UG949).pdf
Vivado设计套件的UltraFast设计方法指南（c_ug949）.pdf
08-23
Xilinx FPGA的设计方法指南， ug949的中文版，不想看官网的英文的可以看一下。包括设计流程、单板和器件规划、设计创建、实现、配置与调试。
UG906设计分析与收敛技巧
05-29
本文档涵盖了如何驱动 Vivado Design Suite 来分析和改善您的设计，其中详解了下列主题： 使用 Vivado 集成设计环境 (IDE) 来查看消息、设计... 生成所有网表、时序和设计收敛报告 智能设计运行、QoR 建议和 ML 策略
UG949_RTL 编码指南
weixin_39673080的博客
02-16 842
UG949_RTL 编码指南前言基本功能使用Vivado设计套件HDL模板高效率HDL编码循环状态机指南保存层级边界避免触发器发生边沿混合使用调试逻辑数组型端口声明扩展部分 控制信号和控制集复位分析1分析2时钟使能 前言 这里的编码指南跟数字IC代码规范或者代码风格还是有一些不同的，它的物理依据是不同型号的7系芯片架构，即FPGA上的资源（LUT、BRAM、IO、GT、走线等）都是有限的，而且部分...
Xilinx UG949 vivado设计文档
luweijie12的博客
08-26 549
https://china.xilinx.com/support/documentation/sw_manuals/xilinx2020_2/c_ug949-vivado-design-methodology.pdf
Chapter3: Design Creation with RTL(ug949)
qq_33300585的博客
04-17 636
Chapter3: Design Creation with RTL
UG949超快设计方法阅读笔记
yuzhuozhiren的博客
11-24 501
使用RTL创建设计： • 规划设计的层级 • 识别要在设计中使用和定制的 IP 核 • 对于没有合适的 IP 可用的互连逻辑和功能，请创建定制 RTL • 创建时序约束、功耗约束和物理约束 • 指定综合与实现阶段所使用的其它约束、属性及其它元件 创建设计时，主要的考虑要素包括： • 实现所需的功能 • 按期望的频率运行 • 按期望的可靠程度运行 • 符合硅片资源和功耗预算要求 设计层级 除考虑功能分区，还应 在顶层附近添加 I/O 组件 在顶层附近插入时钟元件 在逻辑边界处寄存
ug949 xilinx
08-04
UG949是Xilinx公司发布的一种技术文档。作为一家全球领先的可编程逻辑器件和电子设计自动化工具供应商，Xilinx一直致力于开发和经营高性能的可编程芯片技术。 UG949文档主要介绍了Xilinx UltraScale系列器件的技术规格、设计原则和实施指南。在这份文档中，Xilinx详细介绍了UltraScale系列芯片的架构特点、时钟管理、时序约束、管脚分配、电源管理、外部接口、可编程逻辑等方面的知识。 UG949文档内容丰富且深入，对于想要了解和使用Xilinx UltraScale系列器件的设计工程师非常有价值。通过学习和理解UG949文档，工程师可以更好地掌握UltraScale系列器件的设计要点，提高设计的效率和质量。 Xilinx的UltraScale系列器件在高性能数据中心、网络通信、视频处理、无线通信等领域有着广泛的应用。这些器件采用先进的制程工艺和架构，在功耗、性能、集成度和可扩展性等方面具备优势。因此，通过研究UG949文档，工程师可以更好地利用UltraScale系列器件的特性，满足不同应用场景的设计需求。 总之，UG949是Xilinx公司发布的一份技术文档，主要介绍了UltraScale系列器件的技术规格、设计原则和实施指南。通过学习和理解这份文档，工程师可以更好地应用UltraScale系列器件进行设计，提高设计的效率和性能。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值