core-v-verif系列之cva6 环境搭建及相关介绍

已于 2025-03-27 10:43:21 修改
阅读量667 收藏 30
点赞数 10
分类专栏： core-v-verif-cva6 文章标签： core-v-verif cva6
于 2025-03-21 03:00:00 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/lincolnjunior_lj/article/details/146315067
版权

仓库资料
commitid：0e2e5128b240ff069adddff8d20a322df985633e

CVA6

CVA6 是一个六级单发射、顺序执行的 CPU，实现了 64 位 RISC-V 指令集。它完全实现了用户级 ISA V 2.3 中规定的 I、M、A 和 C 扩展以及草案特权扩展 1.10。它实现了三个特权级别 M、S、U，以完全支持类 Unix 操作系统。此外，它符合草案外部调试规范 0.13。

它具有可配置大小、独立的 TLB、硬件页表遍历器和分支预测（分支目标缓冲区和分支历史表）。其设计的主要目标是减少关键路径长度。
在这里插入图片描述

环境配置

以下说明将允许您在 CVA6 APU 测试平台（corev_apu/tb）中编译和运行 CVA6 APU（其中实例化了 CVA6 核心）的 Verilator 模型。

在所有构建和模拟脚本执行过程中，您可以使用环境变量 NUM_JOBS 来设置 make 启动的并发作业数量：

  • 如果未定义，NUM_JOBS 将默认为 1，从而顺序执行 make 作业。
  • 设置 NUM_JOBS 为显式值时，建议不要超过系统可用虚拟核心总数的 2/3。
1. 下载代码
git clone https://github.com/openhwgroup/cva6.git
cd cva6
git submodule update --init --recursive
2. 配置工具链：安装 GCC 工具链的构建前提条件，然后再安装工具链本身。

强烈建议使用提供的脚本构建的工具链。

创建脚本set_tool.sh

# 1. Select an installation location for the toolchain (here: the default RISC-V tooling directory $RISCV).
RISCV=$RISCV_TOOLS # （path to toolchain install）
INSTALL_DIR=$RISCV

# 2. Fetch the source code of the toolchain (assumes Internet access.)
bash $(cva6 code dir)/cva6/util/toolchain-builder/get-toolchain.sh 

# 3. Build and install the toolchain (requires write+create permissions for $INSTALL_DIR.)
bash $(cva6 code dir)/cva6/util/toolchain-builder/build-toolchain.sh $INSTALL_DIR
3. Install cmake, version 3.14 or higher.
4. 设置RISCV
export RISCV=/path/to/toolchain/installation/directory
5.安装help2man and device-tree-compiler .
sudo apt-get install help2man device-tree-compiler
6.安装riscv-dv 依赖
pip3 install -r verif/sim/dv/requirements.txt
7.运行

以下命令来安装自定义的 Spike 和 Verilator（即这些版本必须用于模拟 CVA6）以及这些测试套件。

# DV_SIMULATORS 在下一部分详细说明
export DV_SIMULATORS=veri-testharness,spike![请添加图片描述](https://i-blog.csdnimg.cn/direct/df453563ce0543c493f0ac00dc07b565.png)

bash verif/regress/smoke-tests.sh

运行独立模拟

通过使用 verif/sim/cva6.py 来模拟 CVA6。

环境变量 DV_SIMULATORS 允许您指定要使用的模拟器。

支持四种模拟类型：

  • veri-testharness: 使用 Verilator 和 corev_apu/testharness 测试平台
  • vcs-testharness: 使用 VCS 和 corev_apu/testharness 测试平台
  • vcs-uvm: 使用 VCS 和 UVM 测试平台
  • Spike ISS

您可以设置多个模拟器，例如：

export DV_SIMULATORS=veri-testharness,vcs-testharness,vcs_uvm

如果恰好提供了两个模拟器，则会比较它

最低0.47元/天 解锁文章
core-v-verif系列之cva6 verilator Model编译命令详解
探索未知，成就非凡
03-25 870
变量定义了一个非常复杂的 Verilator 命令，用于仿真和编译 RISC-V CPU 项目。
core-v-verif系列之cva6 cva6.py执行示例(1)
探索未知，成就非凡
03-24 1881
执行输出日志 执行python3 cva6.py调用顺序 以下是执行该脚本时的主要函数调用顺序：:（如果指定了 、 或 参数）: (如果没有指定定向测试且未设置 参数):（如果 参数包含 或 ）:（如果 参数包含 或 ）:（如果 参数包含 或 ）:（如果 参数包含 或 ）::主要函数调用顺序从 函数开始，根据输入参数和配置文件逐步调用其他函数以完成编译、仿真和结果比较等任务。下面我们将从 函数开始，逐步分析在指定输入参数情况下 脚本中各个函数的调用顺序。 main 函数 当你
CVA6 RISC-V CPU 开源项目教程
gitblog_01124的博客
03-29 245
CVA6 RISC-V CPU 开源项目教程 cva6 The CORE-V CVA6 is an Application class 6-stage RISC-V CPU capable of booting Linux 项目地...
探索CORE-V-VERIF：开源RISC-V核心的功能验证项目
gitblog_00375的博客
10-10 830
探索CORE-V-VERIF：开源RISC-V核心的功能验证项目 core-v-verif Functional verification project for the CORE-V family of RISC-V cores. ...
CPU系统级验证——验证环境——OpenHW core-v验证环境及文件分析
热门推荐
知识，既贵，又便宜。
10-23 1万+
本文记录的相关源工程和文件为： core-v RISCV核功能验证工程：https://github.com/openhwgroup/core-v-verif core-v 验证策略：https://core-v-docs-verif-strat.readthedocs.io/en/latest/#core-v系列核cva6工程：https://github.com/openhwgroup/cva6 core-v系列核cv32e40p工程：https://github.com/openhwgroup/cv3
CORE-V-VERIF 开源项目使用教程
gitblog_00560的博客
10-10 927
CORE-V-VERIF 开源项目使用教程 core-v-verif Functional verification project for the CORE-V family of RISC-V cores. 项目地址: htt...
core-v-verif系列之cva6 cva6.py (4)
探索未知，成就非凡
03-23 892
Args:"""try:函数用于分析 Tandem 报告中的信息。参数：yaml_path: YAML 报告文件的路径。函数通过解析 YAML 报告文件，提取并记录 TANDEM 模拟的结果信息。如果报告文件不完整，函数会记录相关错误信息。Args:"""try:Args:error } ")Args:error } ")Args:error } ")\n")Args:error } ")Args:error } ")函数用于将 UVM 种子记录到文件中。
core-v-verif系列之cva6 cva6.py (1)
探索未知，成就非凡
03-17 1415
SeedGen类是一个生成伪随机种子的对象，用于测试迭代。SeedGen类通过多种方式生成测试的伪随机种子，包括使用固定种子、起始种子和随机种子，并且支持从 YAML 文件中读取重新运行种子。这为测试迭代提供了灵活的种子生成策略。Args:Returns:"""函数用于设置指令生成器的编译和模拟命令。参数：simulator: 使用的 RTL 模拟器。: RTL 模拟器的 YAML 配置文件。cov: 启用功能覆盖。exp: 使用实验版本。debug_cmd。
core-v-verif系列之cva6 verilator Model之ariane_tb.cpp
探索未知，成就非凡
03-25 813
这个。
探秘Core-V Verif：开源RISC-V验证框架的创新实践
gitblog_00047的博客
04-27 408
探秘Core-V Verif：开源RISC-V验证框架的创新实践 core-v-verif Functional verification project for the CORE-V family of RISC-V cores. 项目地址: https://g...
awesome-dv:很棒的 ASIC 设计验证
05-31
真棒-dv 设计/验证 项目 Ibex： : opentitan： : nvdla： : riscv-dv： : 核心-v-verif： : openhmc： : riscv-vip： : //github.com/jerralph/riscv-vip ISP-UVM： https : //github.com/nelsoncsc/ISP_UVM force-riscv： https : //github.com/openhwgroup/force-riscv 核心-v-isg： https : //github.com/openhwgroup/core-v-isg MPSoC-DV： https : //github.com/PacoReinaCampo/MPSoC-DV LM-RISCV-DV： https : //github.com/
CORE-V-VERIF 项目推荐
gitblog_00789的博客
12-27 257
CORE-V-VERIF 项目推荐 core-v-verif Functional verification project for the CORE-V family of RISC-V cores. 项目地址: https:/...
risc-v core通用验证内容
探索未知，成就非凡
03-04 741
RISC-V 核心的验证需覆盖从模块到系统、从功能到安全的多个维度，通常需要结合动态仿真、形式化方法、硬件原型和实际流片测试。验证的完备性直接决定芯片的可靠性和市场竞争力。
嵌入式八股文面试题库资料知识宝典-华为的面试试题.zip
04-27
嵌入式八股文面试题库资料知识宝典-华为的面试试题.zip
训练导控系统设计.pdf
04-27
训练导控系统设计.pdf
嵌入式八股文面试题库资料知识宝典-网络编程.zip
04-27
嵌入式八股文面试题库资料知识宝典-网络编程.zip
人脸转正GAN模型的高效压缩.pdf
最新发布
04-27
人脸转正GAN模型的高效压缩.pdf
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值