高频电路连接

     最近一段时间，都在处理公司产品的出现的一个问题，RAM运行不稳定，后来观察信号线，发现之前的原理图设计有问题，主控芯片与SDRAM之间没有串联匹配电阻，通过抓图比较一步一步确定了问题的原因。

    开始以为是软件的原因，考虑到之前的程序版本一直没变，中间更换过一次SDRAM，分析可能是由于器件之前相关的特性导致了设备运行不正常。

    外设时钟为100MHZ

SDRAM的器件手册

1.1. RAM的clock波形差

clock震荡严重，但可正常运行，无法判定这种波形确实会引起异常。

波形的峰峰值为7V，范围为-2.0– 5.0V，已超出器件的参数条件（器件参数为-1.0– 4.6V）。

波形如下：

1.2. 解决手段– 串接电阻

串接电阻可抑制震荡（RAM厂家也给出此建议），串接电阻实测震荡波形明显改善。如下图所示。但是，串联的阻值的匹配大小需要进一步验证，阻值有30Ω调整到50Ω效果会更好一些。

结论：应该串接电阻。

1.3. 解决手段– 降低主频

降低主频，逻辑电平判断相对更准确，所以异常得以解决。但不能保证彻底解决问题。

降低主频，波形也有所改善（振幅降低），可能因为CLK走线频率越低时震荡幅度越低，如下：

1.4. 降低主频+串接电阻

波形明显改善。