学习 xilinx fpga 一

 fpga系统设计基础

1985年xilinx推出了第一片 FPGA (field programmable gate array)

fpga与cpld同属pld,概括起来有三大部分:

(1)一个二维的逻辑款阵列,它构成了PLD的逻辑组成核心

(2)I/O块

(3)连接逻辑块的互联资源,这些资源有各种长度的连线线段组成,其中也有一些可编程的连接看管,他们用于逻辑块之间、逻辑块与输入/输出之间的连接

 

PLD分两大类结构:基于乘积项的(product-term)的PLD结构;基于查找表(LUT)的结构。对于用户而言,CPLD与FPGA的内部结构虽有不同,但用法一样,故一般不加区分。

 

fpga的设计流程:设计输入,主要采用HDL语言;设计综合,对设计目标优化;仿真验证,又称前仿真;设计实现,利用实现工具把逻辑映射到目标器件结构的资源中;时序分析,即布局布线后对其进行静态仿真;下载验证,采用各种下载工具。

 

fpga开发工具:xilinx的ISE;altera的quartus

 

在这节课中,作者提到FPGA的发展方向之一:FPGA动态可重构技术,相对于静态可重构技术。动态主要是指通过分式存储于存储器中的不同目标系统数据的重新下载,来实现芯片逻辑功能的改变。静态就是一个超大规模的数字时序系统芯片在工作时,在时间轴上来看,并不是每一瞬间系统的各个部分都在工作,系统是各个局部模块功能在时间链上的总成。

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值