制作一个RISC-V的操作系统十五-软件定时器

最新推荐文章于 2024-09-07 23:40:59 发布
最新推荐文章于 2024-09-07 23:40:59 发布
阅读量951 收藏 14
点赞数 8
分类专栏： 从零自制操作系统 文章标签： risc-v
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/llovewuzhengzi/article/details/138226026
版权

文章目录

定时器分类

硬件定时器：由硬件频率和触发限制的大小决定，只有一个，精度高
软件定时器：基于硬件定时器实现，精度大于等于硬件定时器，但通过软件（代码）实现，所以实现的个数没有上限
在这里插入图片描述

定时器相关分类

单次：就是定时器设置一个时间，当到达该时间后就会退出，该定时器将被销毁，不再起作用
周期：就是定时器只要设置一次，后面将定期触发定时器

超时函数：定时器超时后执行的函数
中断上下文：就是中断处理中执行超时函数，每次时间变化都会触发中断，自然而然都有机会执行超时函数，那么实时性很高
任务上下文：就是超时函数作为一个进程来执行，超时后也需要调度才能执行，实时性差

在这里插入图片描述

软件定时器设计

初始化

time结构体中有函数指针和调用该函数的参数和定时的时间
初始化中会将每个time结构体赋值为空
在这里插入图片描述

创建

找到一个还没有被设置的time结构体然后赋值
在这里插入图片描述

删除

找到对应的time结构体然后赋值为空
在这里插入图片描述

触发流程

时间中断，然后时间中断处理函数中触发关于检查是否要触发软中断函数的函数，如果符合某个软件定时器的定时数字就会调用该软件定时器的处理函数
在这里插入图片描述

图形示意

每次硬件定时器中断触发tick变化，然后timecheck会将timelist中不同timer的定时的数字对比，然后决定是否触发其处理函数
在这里插入图片描述

优化

  • 由于每次timecheck都需要循环挨个比对，如果让时间快到的放在前面，那么能比对的次数会少些，所以按照超时时间排序
  • 链表实现的是对空间的优化，如果用数组来存储软件定时器，那么可能导致某些没被用的空间浪费掉，采用链表需要就申请空间，能够节约空间
    在这里插入图片描述

进一步优化比对的次数，跳表算法，类似二分，从上层往下层比对。
如果为20，首先到达11发现小于26，此时到下层，发现大于17，到达17，发现小于26，调到下一层，再次比对20，比对成功
在这里插入图片描述

代码

在创建软件定时器函数时，会在开始和最后又上锁和解锁，试想下，目标是实现创建软件定时器实现在当前时刻几秒后软件定时器能按时触发。如果中间有定时中断发送，那么定时器设置到一半，就会去处理中断，此时也会去检查软件定时器，假设此时软件定时器想的是当前时刻的一个时刻后，那么此时由于中断中会将该时刻加一个，但检查时候由于软件定时器没有设置完成，那么会导致错过这个时刻，要等到下次定时器中断才会检查软件定时器并成功调用其中处理函数

https://github.com/FULLK/risllkos/tree/main/Fullkenerl10

看星猩的柴狗
关注
专栏目录
10.1 自制操作系统: risc-v Supervisor寄存器 timers/performace counters/scounteren
Do one thing at a time, and do well.
04-08 885
Supervisor Timers and Performance Counters 管理器软件使用与用户模式软件相同的硬件性能监视工具，包括time、cycle和instret CSRs。具体实现中会提供修改counter值的机制。 在实现中，必须依据real-time counter, time提供调度timer中断。 Counter-Enable Register (scounteren) counter-enable寄存器scounteren是一个32位寄存器，它控制u模式下硬件性能监控计数器的可
【雕爷学编程】MicroPython手册之 ESP32-C3 延时和时间
雕爷学编程
10-21 456
综上所述，MicroPython的ESP32-C3提供了延时和时间处理的功能，包括延时操作、时间戳和计时器、时间同步等。在使用时，需要注意时间准确性、时间处理的效率以及时区和夏令时的处理，以确保时间的正确性和应用的可靠性。定时任务和时间触发应用：ESP32-C3的延时和时间功能对于需要定时执行任务或基于时间触发的应用非常有用。在进行时间处理时，需要注意代码的效率，避免过多的时间计算或频繁的时间操作导致系统性能下降。ESP32-C3的时间功能可以确保时间的准确性和一致性，满足这些应用的需求。
RISC-V MCU应用教程之定时器中断
Zhu_zzzzzz的博客
03-22 823
简介 CH32V103系列是以青稞V3A处理器为核心的32位通用MCU，该处理器是基于RISC-V开源指令集设计。片上集成了时钟安全机制、多级电源管理、通用DMA控制器。此系列具有1路USB2.0主机/设备接口、多通道12位ADC转换模块、多通道TouchKey、多组定时器、多路IIC/USART/SPI接口等丰富的外设资源。 本章教程通过CH32V103开发板板载两个LED灯显示程序运行状态，具体情况如下： （1）串口调式助手大约每隔500ms打印一次”Enter interrupt“； （2）开发
RISC-V （十一）软件定时器
最新发布
weixin_44194690的博客
09-07 440
主要的思想：硬件定时器是由硬件的定时器设备触发的。软件定时器在硬件定时器的基础上由软件控制实现多个定时器的效果。主要的思路是在trap_handler函数中加入软件代码，使其在设定的时间点 去执行想要执行的功能函数。
精简指令集（RISC）单片机延时的延时函数时间计算
2401_85236922的博客
08-22 2076
周期：振荡周期：时钟周期也称为振荡周期，定义为时钟频率的倒数。12MHz晶振的时钟周期就是1/12 us、1MHz就是1us。状态周期：2个振荡周期为1个状态周期。机器周期：1个机器周期含6个状态周期，12个时钟周期。指令周期是取出一条指令并执行这条指令的时间。12MHz晶振的机器周期就是12*1/12us=1us。指令周期：完成一条指令所需的时间就是指令周期，不同的指令，指令周期也不一样。它是指CPU完成一条操作的所需的全部时间。机器周期=6状态周期=12振荡周期。
十、RISC-V SoC外设——timer定时器 代码讲解
weixin_42294124的博客
03-08 5323
上一篇博文中注释了SPI外设模块，现在来介绍timer定时器模块。 目录 1. 结构 2. timer模块 2.1 输入和输出端口 2.2程序注解 3.总结 参考： 1. 结构 如下图，TIMER模块也是通过总线与内核进行交互的。该模块的主要功能是通过计数器达到计数阈值，来触发定时器中断。 2. timer模块 2.1 输入和输出端口 inputwireclk, inputwirerst, //内核给外设 inputwir...
开发一个RISC-V上的操作系统（七）—— 硬件定时器（Hardware Timer）
欢迎一起交流问题！
08-13 737
生活离不开对时间的管理，操作系统也是一样。时钟节拍（Tick） 操作系统中最小的时间单位。 Tick的单位（周期）由硬件定时器的周期决定（通常为1~100ms）。 Tick周期越小，系统精度越高，但开销越大。
FPGA 串口中断_基于FPGA的轻量级RISCV SoC
weixin_39517241的博客
11-02 646
项目来源：2019年第三届全国大学生FPGA创新设计竞赛一、设计概述1.1设计目的随着以RISC-V(RISC,精简指令集计算机;V表示为第五代)为代表的新型开源ISA(instruction set architecture，指令集架构)的出现，使得国内在处理器研发上有了新的ISA可供选择。国内在处理器研发方面的人才需求也越来越多。但是由于目前国内计算机科学教学用具主要是8086微机...
HCIA-Cloud_Computing_V4.0_知识梳理
weixin_49884688的博客
04-27 2290
云计算的简介 什么是云计算？ 定义：云计算是一种服务模式、能够实现随时随地、便捷的、随需应变的从可配置的共享资源池中、获取资源。（计算、存储、网络、应用、服务）资源能够快速的供给和释放，使用户和服务提供商的交互减小到最低限度。 阿里云盘、百度云盘、云课堂、云会议。 优势： （1） 按需自助服务： 用户可以自主的完成这个操作，不需要过多的人参与，可以直接通过人机交互把工作量完成。 （2） 广泛的网络接入： 接入到互联网当中，满足用户随时随地的这个需求，不管在哪，只要有网，就可以使用到我们的资源。 （3） 资源
【雕爷学编程】MicroPython手册之 ESP32-C3 深度睡眠模式
雕爷学编程
10-23 995
在使用深度睡眠模式时，需要注意唤醒源选择、状态保留、唤醒源消耗、唤醒源稳定性和唤醒源配置等事项，以实现低功耗、高效能的系统设计。在主循环中，我们使设备进入深度睡眠模式，并在指定的时间后唤醒设备来执行任务。例如，无线通信设备、传感器网络等，可以在需要时迅速从深度睡眠模式中唤醒，以满足实时通信和数据采集的要求。这样，在系统从睡眠模式中唤醒后，可以恢复到之前的工作状态，减少了重新初始化的开销。可配置的唤醒源：ESP32-C3的深度睡眠模式支持多种唤醒源的配置，例如定时器、外部中断、触摸传感器等。
IOT-OS之RT-Thread（二）--- CPU架构与BSP移植过程
流云
09-13 4832
一、RT-Thread内核简介 将RT-Thread内核移植到某款芯片或板卡上，可以分为两大部分：CPU芯片移植和板级支持包BSP移植。RT-Thread为了能更方便的在不同CPU架构和不同板卡上移植，分别抽象出libcpu抽象层和BSP设备驱动层，两个抽象层向上对内核提供统一的调用接口，向下分别提供一套CPU架构和BSP移植接口，方便用户将RT-Thread移植到多数CPU架构和板卡上，降低了移植难度和工作量。
tinyriscv_timer
weixin_47280139的博客
07-20 316
tinyriscv_timer。
中科昊芯DSP_RISC-V笔记(2)_定时器中断
weixin_41226265的博客
08-26 794
从外设或外部中断产生相应的标志， PIE（Flag）的使能位打 的话就从此通过再次通过复用端口，产生INTx信号。再经过与非门封锁，中断去执行，完了之后，我通过这个PIEA CKx清除这个中断才能执行其他第2次中断。再次转入内部的一个中断，产生一个中断的CPU的标志（IFR），再次进入复用的功能开关（IFR），进入全局的中断，使得CPU响应中断完了之后还要关闭这个全局中断停止CPU响应。28027芯片提供了96个PIE中断，两个TINT内核中断。当TIM_REG计数器到达0的时候，TIE会都出一个中断。..
【RISC-V】外部中断
佳大先生的博客
07-03 3990
分为中断与异常，这里主要记录RISC-V指令集的中断。mstatus寄存器的MIE标志位是全局中断开关位，相当于一级中断标志。用于设置M/S/U模式下对应的External/Timer/Software中断。（M/S/U下方特权模式说到） 在RISCV下，将中断（interrupt）又细分为三种类型：定时中断(timer)、核间中断(soft)、中断控制器中断(external)。定时中断可以用于产生系统的tick，核间中断用于不同cpu核之间通信，中断控制器则负责所有外设中断。这个设计和arm下有点不一样
制作一个RISC-V的操作系统十二-定时器中断
llovewuzhengzi的博客
04-17 593
我们实现的初始化就是根据hartid将对应的mtimecmp设置一个初始值，然后设置一些使能中断位。mtime按照一定频率递增，当大于等于mtimecmp时会产生一个timer中断。通过读取当前时间和此时的tick值来计算得到当前最新的时间。MTIP是mip上模式的代表当前是否发送计时器中断位。硬件定时器的周期：就是多久会触发一次计时器中断。MTIE是mie上m模式的使能计时器中断位。类似计数器，按照硬件对应的固定频率递增。上电后会自动复位为0，有硬件自动完成。产生软件中断和定时器中断。
DSP中的for(；；)什么意思？
小黄人的博客
08-29 1443
在C/C++中，以下含义是什么？ for(;;) { ... } 这是一个无限循环，等效于while(true)。如果未提供终止条件，则该条件默认为true。 在单片机中是一个死循环，一般用于等待中断。 “死循环”有两种写法：for(;;)和while(true)， 两者有啥区别，为啥源码中多数是for( ; ; )这种形式的？ 编译前 编译后 while (1)； mov eax,1 test eax,e
RISC-V_GD32VF103-TIMER0 定时器中断
叶子丶de花 博客
11-23 5233
GD32VF103 定时器同分有分别 分为五种类型：高级定时 器（TIMER0），通用定时器L0（TIMER1,2,3,4），基本定时器（TIMER5,6）， 不同类型的定 时器具体功能有所差别。功能依然很多。-&_&- timer.c #include "timer.h" #include "gd32vf103.h" #include "gd32vf103_libopt.h" #include "led.h" // *********************
RISC-V的cycle、time、instret计数器
zoomdy's blog
03-05 6881
RISC-V定义了3个64位计数器，分别为：cycle、time、instret，这三个寄存器可以用来评估硬件性能，还可以产生嘀嗒定时中断。 mingdu.zheng at gmail dot com http://blog.csdn.net/zoomdy/article/details/79443472 64位计数器 cycle、time、instret这三个计数器都是64位的，无论...
riscv的异常与中断
u011011827的博客
11-23 3232
广义异常分类 riscv 的异常(广义的异常)包括 // 与 arm 类似 , 参考 https://blog.csdn.net/u011011827/article/details/117431707 狭义的异常 // 异常总是同步的,精确的 取指令访问到非法的地址空间 读写数据访问地址属性出错 取指令地址非对齐 非法指令错误 执行调试断点指令(ebreak) // ebreak 除了可能会导致 进入 异常, 还可能进入 debug mode (二选一) 狭义的中断 // 中断总是
RISC-V AIoT操作系统聚元PolyOS-AIoT软件层解析
总体来看，面向RISC-V AIoT操作系统聚元PolyOS-AIoT软件层的开发和应用，可能会提供一个高度模块化、稳定可靠且能够灵活适应各种硬件平台的操作系统软件层。这将为AIoT设备的开发提供强大的支持，促进AIoT设备的智能...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

看星猩的柴狗

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值