FPGA
文章平均质量分 50
行者..................
小白
展开
-
FPGA之分布式RAM(2)
下图中可以看出来,通过2个LUT的组合使用可以串联实现更大深度的分布式RAM.下图中出现了F7BMUX的加入, F7BMUX可以用于LUT输出的选通.256x1 的单口 RAM 需要 4个 LUT 实现,也正好是一个 SLICEM,并且分别使用了 F7BMUX 和 F7AMUX以及一个 F8MUX.128x1的双口RAM需要4个LUT实现,正好是一个SLICEM,并且分别使用了F7BMUX和F7AMUX.原创 2024-01-22 22:33:00 · 737 阅读 · 0 评论 -
FPGA之 寄存器、触发器、锁存器
D输入可以通过AFFMUX, BFFMUX, CFFMUX或DFFMUX的LUT输出直接驱动,也可以通过AX, BX, CX或DX输入绕过函数发生器的 BYPASS slice输入直接驱动。当配置为锁存器时,当CLK 为低电平时,锁存器是透明的。D输入可以由LUT的O5输出驱动,也可以由AX, BX, CX或DX输入的BYPASS slice输入驱动。锁存器代码如下,当C为1 时候把 B 赋值给 A,锁存器应该尽力避免,因为会影响到电路时序收敛,对毛刺敏感,容易导致意想不到的错误。原创 2024-01-17 16:56:42 · 700 阅读 · 0 评论 -
FPGA之LUT
由于FPGA需要被反复烧写,它实现组合逻辑的基本结构不可能像ASIC那样通过固定的与非门来完成,而只能采用一种易于反复配置的结构。LUT本质上就是一个RAM.它把数据事先写入RAM后,每当输入一个信号就等于输入一个地址进行查表,找出地址对应的内容,然后输出。slice的4个查找表(A, B, C和D)中的每一个都有六个独立输入(A 输入 A1 至 A6)和两个独立输出(O5 和 06)。两个任意定义的五输入布尔函数,只要这两个函数共享公共输入·两个五输入或更少的输入使用:·任意定义的六输入布尔函数。原创 2024-01-15 23:26:22 · 632 阅读 · 0 评论 -
FPGA之初探
fpga原创 2024-01-13 15:37:17 · 1131 阅读 · 0 评论