计组-存储器实验

实验目的

理解并掌握存储器的读，写操作过程
理解存储操作中锁存脉冲的作用
掌握存储操作中时序电路的作用

实验环境

操作系统：Windows

虚拟模拟软件：logisim

三、实验内容及结果

1.学会对MAR寄存器的使用，并读出数据到MDR寄存器

分析：MAR:当便能为1，时钟对其有效，便能为0，忽略时钟变化。

MAR:当便能为1，时钟对其有效，便能为0，忽略时钟变化。

读入地址：当MAR便能为1，MDR便能为0时，时钟一次变化，MAR读入输入端的数据，做为地址，并在随机存储器RAM中查询该地址，图中黑色所覆盖的就是查询的地址所在。

读出数据：当MAR便能为0，MDR便能为1时，时钟一次变化，MDR读入随机存储器所查询地址内的数据，并将该数据送入MDR，同时在右端七段数码管内显示。

2.学会存储器的写入数据操作，并能选中相应地址单元，把MDR寄存器数据写入到存储器中

分析：随机存储器RAM：当加载为1时，将内存加载到输出；

                   当加载为0时，将数据写入到内存。

选中相应地址单元：当MAR便能为1，MDR便能为0时，时钟一次变化，MAR读入输入端的数据，做为地址，并在随机存储器RAM中查询该地址，图中黑色所覆盖的就是查询的地址所在。

数据写入存储器：当MDR便能为1，RAM_W为0时，输入端数据送入MDR，同时MDR将数据写入存储器中。

3.掌握存储器数据端口的双向控制模式

分析：综合上面两个学习：

当T1有效时，T2无效时，存储器将内存中的数据读出到MDR，同时在七段数码管内显示。

当T1无效时，T2有效时，存储器将输入端中的数据写入内存中。

4.学会设计时序电路，并利用相应的时序电路，控制存储器的读、写操作

分析：由CLK的变化可以看到，第一次CLK变化时，T0由0到1，T1，T2不变，当CLK第二次变化时，T0由1到0，T1由0到1，T2不变，当CLK第三次变化时，T0不变，T1由1到0，T2由0到1。

后面开始循环。

综合下来，就是CLK不断变化，而T0，T1，T2将数据在三个寄存器内传送。

所以设计三个D触发器，当时钟不断变化时，三个寄存器循环不断将1传送给下一个寄存器。由此可以将T0做为读入地址，T1做为读出数据，T2为写入数据。