github上hamsternz/FPGA_DisplayPort 的VHDL源码分析（四）

scrambler_reset_inserter.vhd

每512个BS就要用SR替代一次，对加扰进行复位，这样接收端就能通过SR标志进行正确解扰

 

scrambler_all_channels.v

PRBS：SR时寄存器置为FFFF。伪随机序列PRBS生成公式为x^16+x^5+x^4+x^3+1。

具体代码我没有仔细研究，感觉作者写得比较复杂。根据经验及代码推测，K码不参与扰码，不然会影响后面的8b/10b.但是K码出现时扰码数据依然会继续更新

采用的是8位并行生成PRBS的架构，串行扰码如何变成并行架构这个大家另外去研究。

将生成的伪随机序列与信号异或完成扰码。