github上hamsternz/FPGA_DisplayPort 的VHDL源码分析（七）

最新推荐文章于 2024-01-25 18:01:09 发布
最新推荐文章于 2024-01-25 18:01:09 发布
阅读量510 收藏 2
点赞数 1
分类专栏： video 文章标签： FPGA DP display port
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0400220334/article/details/84982228
版权

hotplug_decode.vhd

hpd信号低表示有插入

            hpd_last   <= hpd_synced;
            hpd_synced <= hpd_meta1;
            hpd_meta1  <= hpd_meta2;
            hpd_meta2  <= hpd;

热插拔信号hpd移位寄存

 

hpd_last = '0' 的过程中pulse_count <= pulse_count + 1;最大计数到2000000.并保持计数值直到hpd_last = '1' ，此期间present <= '0';

按注释时钟为100M，则2000000应该是20ms.但是注释及协议都是说检测到2ms的低电平即可认为插入设备

若在计数值没有达到2000000前，hpd_synced = '1'，即热插拔信号消失，则产irq <= '1'

 

鼠道行
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
VHDL实现生命游戏
Archar_Saber的博客
01-31 3095
之前，帮别人用VHDL实现了一个生命游戏的逻辑电路，觉得很有意思，所以分享出来大家一起学习。 1，github代码地址:https://github.com/zgw598243565/Game_of_Life 2，B站代码详解地址: 生命游戏(Game of Life)是由英国数学家John Horton Conway于1970年发明的细胞单元自动机模型。该模型中，每个细胞单元cell具有2个状态（活着alive或者死亡dead），通常由一个2状态状态机来表示，而宇宙u...
github上hamsternz/FPGA_DisplayPort 的VHDL源码分析（一）
m0400220334的专栏
12-10 2170
源码来源于https://github.com/hamsternz/FPGA_DisplayPort。由于我也是第一次接触这个接口，所以文中肯定有我理解错误的地方，恳请指正。要看懂代码首先还是要对协议有一定了解。所以我做的源码分析中会和协议结合起来。 激励文件test_source_800_600_RGB_444_colourbars_ch1.vhd 首先看接口信号，信号的定义在DP协议Mai...
github上hamsternz/FPGA_DisplayPort 的VHDL源码分析（八）——tb_aux_channel.vhd的仿真设置
m0400220334的专栏
12-13 1567
使用VIVADO自带的仿真，等了很久都进入不到仿真界面。于是放弃直接自己在modelsim建工程（库文件已经编译好） 把所有相关文件加入后编译，Transceiver.vhd报错。根据要求修改，注释掉输出赋值。不知为何其他文件也有这种写法就不报错 相关文件编译通过后（我是把所有文件都加入到modelsim，还有几个文件也编译错误，我没理会）对tb_aux_channel.vhd进行仿真。又...
github上hamsternz/FPGA_DisplayPort 的VHDL源码分析（三）
m0400220334的专栏
12-11 634
idle_pattern_inserter.vhd 没有视频数据时，发送idle pattern。根据协议要求每8192个符号重复一次。所以idle_count位宽为13位。每次+2是因为本模块每次发送2个符号。 一次idle pattern发送的数据见协议Figure 2-12: VB-ID, Mvid7:0, and Maud7:0 Packing over the Main-Link，该...
github上hamsternz/FPGA_DisplayPort 的VHDL源码分析（四）
m0400220334的专栏
12-11 587
scrambler_reset_inserter.vhd 每512个BS就要用SR替代一次，对加扰进行复位，这样接收端就能通过SR标志进行正确解扰   scrambler_all_channels.v PRBS：SR时寄存器置为FFFF。伪随机序列PRBS生成公式为x^16+x^5+x^4+x^3+1。 具体代码我没有仔细研究，感觉作者写得比较复杂。根据经验及代码推测，K码不参与扰码，不...
qemu：https：//github.comqemuqemu
02-20
当QEMU直接仿真CPU时，它能够在另一台机器（例如x86_64 PC板）上运行为一台机器（例如ARMv7板）制造的操作系统。 QEMU还能够为Linux和BSD内核接口提供用户空间API虚拟化。 这允许针对一种架构ABI（例如Linux PPC64 ...
heart.github.io
03-30
heart.github.io <title> wwww </ title> <style> / *版权所有2017 The Playfair Display项目作者（ ），保留字体名称为“ Playfair Display”。 该字体软件已获得SIL Open Font License，版本1.1...
rednafi.github.io:使用HTML，CSS和:red_heart:制作的作品集
05-28
投资组合网页 这个单页网站充当路由器，可以带您进入我的软件工程产品组合的不同组成部分在用纯HTML和CSS编写代码之前，我尝试了几种框架，例如Jekyll，Pelican，Hugo和Gatsby。 但是，对于仅用于单一目的的简单网页...
pam_redirector:移至github，https://github.com/jamiesonbecker/pam_redirector-开源
05-09
移至github，https://github.com/jamiesonbecker/pam_redirector一个可插入身份验证模块（PAM），该模块允许将登录凭证重定向到本地UNIX流套接字服务器，并包括示例的33行简单套接字服务器（用Python编写）只是为了...
采用FPGA实现 DisplayPort（文章）
02-22
采用FPGA实现 DisplayPort
heart-of-chechnya.github.io
04-06
车臣之心.github.io
vhdl语言入门_初学Chisel语言，看这篇就够了：最方便简洁的入门资料整理
weixin_39777242的博客
11-29 1016
声明：本文是我一个很优秀的学生总结的，放出来供广大chisel语言爱好者参考。Chisel（Constructing Hardware In a Scala Embedded Language）是UC Berkeley开发的一种开源硬件构造语言。它是建构在Scala语言之上的领域专用语言（DSL），支持高度参数化的硬件生成器。引用自：https://www.chiselchina.com/据DAR...
VHDL
Sherduo的博客
10-30 2030
一. 四位加法计数器library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity cnt4b is port ( clk : in std_logic; rst : in std_logic; ena : in
基于FPGA的DisplayPort TransmitterIP纯源码，使用fpga的gt收发器
最新发布
BoiSRDC的博客
01-25 444
基于FPGA的DisplayPort Transmitter是一种使用FPGA的GT收发器的IP纯源码，它能够支持多种型号的器件，包括UltraScale、Zynq、Vertix7和Kintex7系列器件。总结来说，基于FPGA的DisplayPort Transmitter IP纯源码是一种高质量、稳定的音视频传输解决方案，它利用FPGA的可编程性和GT收发器的高速传输能力，为用户提供了灵活、可定制的功能。在视频传输领域，FPGA的可编程性使得开发者能够根据自身需求定制功能，实现高品质的视频传输。
优秀的 Verilog/FPGA开源项目介绍（九）- DP
OpenFPGA的博客
11-27 1216
优秀的 Verilog/FPGA开源项目介绍（九）- DPDP即DisplayPort，是一种高清数字显示接口标准，可以连接电脑和显示器，也可以连接连接电脑和家庭影院。2006年5月视频电...
github上hamsternz/FPGA_DisplayPort 的VHDL源码分析（六）
m0400220334的专栏
12-12 532
skew_channels.vhd 注意：main_stream_processing中的模块都是能支持1/2/4lane的 根据协议2.2.1.6 Inter-lane Skewing 每路lane延迟两个符号。由于后级GTP入口为20bit（两个符号），所以在此延时1个20位即可  ...
https://cirolee.github.io/html_css_javascript/loading/的源码
05-26
这个网站的源码是可以在浏览器中查看的。你可以按下 F12 键打开开发者工具，然后在 Elements 或者 Sources 标签中找到这个网站的代码。 如果你想下载所有的源码，可以使用一些工具，比如 wget 或者 HTTrack。这些...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值