![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
软件喵
别和我谈未来,我不想掉入未来的陷阱中
展开
-
创建工程文件(完整流程)
创建并完成一个简单的工程的流程 添加文件 创建文件 此时,文件就添加完毕了 设置字体 设置Table的空格字数为4个 书写代码(拷贝的正点原子的例程)点击综合,生成设计后的原理图第一种方法:进行I/O引脚的分配(需要查看电路板的原理图分配引脚,电压选3.3v)保存文件,生成引脚的分配文件关闭RTL ANALSIS,就可以查看到xdc的文件(此工程简单,故只有引脚的约束,没...原创 2022-05-05 22:58:44 · 1558 阅读 · 0 评论 -
Vivado软件使用(创建新工程)
创建工程 点击创建工程 选中路径并把工程名填写好(路径和工程名不要有中文,防止产生bug) 选择建立RTL工程且先不创建源文件 选择芯片型号(此处用的正点原子领航者开发版7020的:XC7Z020CLG400-2) 创建完毕 这里是一些工程样例的模板 ...原创 2022-05-05 21:46:12 · 406 阅读 · 0 评论